Многоканальный функциональный генератор

СО 1 ОЗ СОВЕТСНИХОЦИАЛИСТИЧЕСНИХРЕСПУБЛИН 14. С 06 С ф"юзеу13 САНИЕ ИЗОБРЕТЕН 4ЙНЫАЬО 1 ЕЙ 4 ЛЬСТ ТОРСНОМУ С содерадресаимпульходу -го ала функциональног а, а втор рет ьим имам рази вых ь одами - к вход и соответствен но (21.-1)преобрая зап1.-го и фроаналоговых единенных циф одом (и+1)-го го и 2 зов ате входам го рег овымибуферноенерато еи, с с вы стра,ричем в чГОСУДАРСТВЕННЫЙ КОМИТЕТ СССРДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИЙ(56) Авторское свидетельство СССР У 840957, кл, С 06 С 7/26, 1979,Авторское свидетельство СССР У 894737, кл. С 06 0 7/26, 1980,Авторское свидетельство СССР У 023348, кл. С 06 6 7/26, 1980, (54)(57) 1, МНОГОКАНАЛЬНЫЙ ФУНКЦИОНАЛЬНЫЙ ГЕНЕРАТОР, содержащий гене - ратор тактовых импульсов, соединенный выходом со счетным входом первого управ" ляемого делителя частоты, выход ко торого подключен к входу аргумента первого цифроаналогового интерполятора, соединенного первым и вторым входами ординат с выкодами первого и второго цифроаналоговых преобразователей соответственно, блок памяти и блок управления, содержащий дешифратор и первый счетчик адреса, о т л и ч а ю щ и й с я тем, что, с целью повышения точности воспроизведения. функций и расширения частотного диапазона выходных сигналов, в него дополнительно введены с второго по п-й, гдеи - количество каналов генератора, управляемые делители частоты, с второго по п-й цифроаналоговые интерполяторы, с третье-. го по 2 п-й цифроаналоговые преобразователи, 2 п буферных регистров, шифратор, блок разрешения обмена, дешифратор номера канала, (п+1) элементов И, (и+1) элементов И-НЕ, (п+1) элементов задержки, две группы по (п+1) ЯО 1191922151 7/26 триггеров и блок передачи кода, а блок управления дополнительно жит с второго по и-й счетчики элемент ИЛИ, элемент задержки са записи, регистр номера канала и коммутатор, подключенный информационными входами к выходам счетчиков адреса соответственно, а управляющим входом - к выходу регистра номера канала, соединенного входом разрешения записи с входом элемента задержки импульса записи и выходомэлемента ИЛИ, подключенного каждым-м (1 ( 1 (и) входом к -му выходу дешифратора и счетному входу 1.-го счетчика адреса, а выходы коммутатора и регистра номера канала соединены с соответствующими адресными входами блока памяти, подключенного выходом кинформационному входу блока передачикода, выход которого соединен с инфор мационными входами 2 п буферных регистров и с входом дешифратора номера канала, соединенного выходами с входами разрешения записи 2 п регистров соответственно, причем каждый -й регистр подключен выходом к управляющему входу -го управляющего делителя частоты, соединенного входоразрешения записи импульсным выходом 1-го цифроаналогового интерполятора, подключенного аналоговым выходом к1191922 тактовых импульсов подключен к счетным входам с второго по п-й.управляемых делителей частоты, а каждый д"й(2ди) управляемый делитель частоты соединен выходом с входом аргумента 1-го цифроаналогового интерполятора, подключенного первым ивторым входами ординат к выходамсоответственно (2 д"1)-го и 2-гоцифроаналоговых преобразователей,причем блок разрешения обмена соединен первой группой входов с прямымивыходами триггеров первой группы,второй группой входов - с прямымивыходами триггеров второй группы, авыходом - с первыми входами первогоэлемента И и первого элемента И-НЕ,причем каждый -й (1и +, 1) элементИ подключен вторым входом к инверсному выходу д-го триггера первойгруппы, а выходом - к первым входам( + 1)-го элемента И и ( + 1)-гоэлемента И-НЕ, каждый д-й элементИ-НЕ соединен вторым входом с прямымвыходом -го триггера первой группы,а выходом - с единичным установочнымвходом -го триггера второй группы,подключенного инверсным выходом через 1,-й элемент задержки к входам об-нулени.-х триггеров первой и второй групп, причем прямой выход первого триггера второй группы соединенс входом разрешения передачи блокапередачи кода, а прямые выходы остальных триггеров второй группы подключены к входам шифратора, соединенноговыходом с информационным входом регистра.номера канала и входом дешифратора, а выход элемента задержки .импульсов записи подключен к единичному установочному входу первоготриггера первой группы, а единичныйустановочный вход каждого -го (2 6 Цель изобретения - повышение точ" 5 ности воспроизведения функций ирасширение частотного диапазона выходных сигналов,Изобретение относится к автоматике и вычислительной технике и может"найти применение, в частности, при формировании аналоговых управляющих сигналов в многоканальных электро- гидравлических системах управления механическим нагружением при испы- ф( с и+1) триггера первой группы подключен к первому импульсному выходу (-1)-го цифроаналогового интерполятора.2, Генератор по п. 1, о т л и - ч а ю щ и й с я тем, что каждый цифроаналоговый интерполятор содержит декодирующую резисторную матрицу, коммутатор, элемент ИЛИ и реверсивный счетчик, счетный вход которого является входом аргумента цифроаналогового интерполятора, выходы признаков переполнения и обнуления реверсивного счетчика подключены к входам элемента ИЛИ, а кодовый выход - к управляющему входу коммутатора, соединенного информационными входами с выходами декодирующей резисторной матрицы, первый и второй входы которой являются соответственно первым и вторым входами ординат цифроаналогового интерполятора, а выход элемента ИЛИ и выходы признаков обнуления и пере" полнения являются соответственно первым, вторым и третьим импульсными выходами цифроаналогового интерполятора. 3, Генератор по и, 1, о т л и -ч а ю щ и й с я тем, что блок разрешения обмена содержит две группыпо (и+1) элементов НЕ и элемент И,выход которого является выходом блока разрешения обмена, инверсныйвход элемента И подключен к выходамэлементов НЕ первой группы, входы ко"торых являются первой группой входовблока разрешения обмена, а прямойвход элемента И соединен с выходамиэлементов НЕ второй группы, входыкоторых являются второй группой входов блока разрешения обмена,2таниях различных конструкций, напри"мер авиационных,.3 1191922 фНа фиг. 1 изображена блок схема счетчики, дешифраторы признаков обмногоканального функционального нуления и переполнения и триггер регенератора; на фиг, 2 - схема блока верса,управления; на фиг. 3 - схема цифро- Иногоканальный функциональныйаналогового интерполятора; на фиг, 4-пРеобРазователь Работает следующимсхема блока разрешения обмена. образом,Многоканальный функциональный. В исходном состоянии обнуленыпреобразователь (фиг, 1) содержит триггеры 12.12.(п+1) игенератор 1 тактовых импульсов; 13,113.(п+1) и входные регистрыи (где и - количество каналов пре- О четных цифроаналоговых преобразоваобразователя) управляемых делителей телей 7.2, 7.4,; во входные ре 21,2.22.п частоты; блок 3 уп- гистры нечетных цифроаналоговых .преравления; блок 4 памяти; и цифроана- образователей 7,1, 7.3, занесенылоговых интерполяторов 5,1. 5 п; коды ординат конечных точек первых2 п буферных регистров 6,1, 6,2, 5,участков интерполяции функций кана- :6 (2 п) 2 а( ), цифроаналоговых преобра- лов преобразования; во входные регизователя 7,1, 7.2,7.(2 п); блок стры управляемых делителей 2,12 п8 передачи кода, дешифратор 9 номе- занесены коды длительностей первыхра канала; шифратор 1 О; блок 11 раз- участков интерполяции функций канарешения обмена; триггеры 12,1, 12,2 20 лов преобразованияв счетчики12(и+1) первой группы; триггеры 18,118.п блока 3 управления13,1 13 2 13 ( +1)1 . 1 13.(п 1) второй груп- записаны единицы младших разрядов,, пы; и+ элементов И 4; и+ элемен- соответствующие адресам вторых участтов И-НЕ 15 и и+1 элементов 16 за- ков интерполяции; в регистры 6.1держки, 25 ,6,п занесены коды длительностейБлок 3 управления(фиг, 2 ) содержит вторых участков интерполяции, а в. дешифратор 17, и счетчиков 18.1.регистры 6.(п 1),,6.(2 п) - коды18.п еса элеме ИЖадр ф нт ИЖ 19, элемент ординат конечных точек вторых участ 20 задержки импульса записи, регистр ков интерполяции. По сигналу "Пуск"21 номера канала и коммутатор 22 (на З 0 (цепи приведения узлов в исходноефиг, 2 позициями 23 и 24 обозначены состояние и запуска устройства несоответственно цифровой и импульсный изображены) включается генератор 1,выходы блока управления ), выходные импульсы которого поступаКаждый цифроаналоговый ннтерполя- . ют на счетные входы управляемыхтор 5 (фиг. 3) содержит коммутаторделителей 2,12.п частоты Р=- ы.25, декодирующую резисторнуюматрицупульсы с выходов делителей 2,1,26, реверсивный счетчик 27 и элемент ,2,п, частоты следования котоИЛИ 28 (пози иями 29-33ц 3 на фиг, 3 рых соответствуют кодам длительнообозначены вход аргумента, первый и стей первых участков интерполяциивторой входы ординат, импульсный и 40 функций, поступают на входы аргуаналоговые выходы интерполятора соответственно позициями 34-35 - выходы щью интерполяторов 5.переполнения и обнуления реверсивного 5,п осуществляется кусочно-линейсчетчика ), ная интерполяция воспроизводимыхБлок 11 разрешения обмена (фиг. 4)1 функций в каналах генератора,содержит первую группу из (и+1) элементов НЕ 36, вторую группу из,(п+1) ют следующим образом, Реверсивныеэлементов НЕ 37 и элемент И 38. счетчики 27 (ф , 3)иг, ) интерполяторов .Каждый из управляемых делителей накапливают импульспульсы с выходов дели 2 частоты выполнен на счетчике и телей 2 1 250 .и соответственно и. регистре, выход которого подключен формируют линейновозрастающие отк установочному входу счетчика сое- нуля до максиЭ до максимума коды разверткидиненного входом разрешения установ- первых участастков интерполяции по соки кода со свим выходом переполнения. ответствую имщ каналам. Выходные коЦифроаналоговые преобразователи 7 ды счетчиков 2755 т иков поступают на управсодержат входные регистры для проме- ляющие входы ккоммутаторов 25 интержуточного хранения данных. Реверсив- поляторов, Каждый из коммутаторовные счетчики 27 содержат собственно . 25 переключает выходы соответст 1191922вующей резисторной матрицы 26 таким образом, что напряжение на выходе коммутатора изменяется .ступен чато от нуля (напряжение на выходе четных цифроаналоговых преобразователей 7,2, 7.4, каналов) до-на,пряжения соответствующего коду ординаты конечной точки первого участ ка интерполяции (напряжение на выходе нечетных цифроаналоговых преобразователей 7,1, 7.3, каналов ). При достижении кодом счетчика 27 0 своего максимального значения сигнал с выхода признака переполнения счет чика переводит его в режим вычитания импульсов, поступает на второй импульсный выход 35 интерполятора и через элемент ИЛИ 28 - на первый импульсный выход 32 интерполятора. Появление сигнала на выходе 32 свидетельствует об окончании отработки первого участка интерполяции воспроизводимой функции,Предположим, что закончил отработ купервого участка интерполятор 5.1. Тогда сигнал с его первого импульс.ного выхода поступает на единичный установочный вход триггера 12,2 и на вхо, разрешения записи управляе- З 0 мого делителя 2.1, В результате триггер 12.2 устанавливается в единичное состояние, а во входной регистр делителя 2,1 заносится код регистра.6.1, определяющий длительность вто- З 5 рого участка интерполяции. Сигнал с второго импульсного выхода интерполятора 5.1 поступает на вход разрешения записи цифроаналогового преобразователя 7.2, разрешая запись в его 40 входной регистр кода регистра 6.(п+1) определяющего ординату второго участ ка. Интерполятор 5.1 начинает отработку второго участка, функционируя аналогично указанному, с той лишь 45 разницей, что происходит уменьшение содержимого счетчика 27 и переключение выходов, матрицы 26 в обратном порядке, В результате напряжение на выходе коммутатора 25 изменяется сту пенчато от напряжения, соответствующего ординате конечной точки первого участка интерполяции (напряжение на выходе преобразователя 7.1), до напряжения, соответствующего ординате 55 конечной точки второго участка интерполяции (напряжение на выходе преобразователя 7.2). При этом переход к отработке следующего участка и реверс счетчика 27 осуществляются в момент обнуления счетчика 27 по сигналу с выхода его признака обнуленияВ процессе отработки второго участка интерполяции функции, воспроизводимой в первом канале преобразователя, обновление информации в регистрах 6.1 и 6.(п+1) происходит следующим образом. Так как в исходном состоянии (до момента записи единицы в триггер 12.1) на прямых выходах триггеров 12,112.(п+1), 13,1 13,(п+1) были нулевые сигналы, то на выходе блока 11 разрешения обмена также формируется нулевой сигнал, обуславливающий наличие нулевых уровней на выходе элементов 14 и единичных уровней на выходе элементов И-НЕ 15. В результате появления инициирующего сигнала на первом импульсном выходе интерполятора 5,1 триггер 12.2 устанавливается в единичное состояние. Сигнал с прямого выхода триггера поступает на соответствующий вход первой группы входов блока 11 разрешения .обмена.Блок 11 (фиг. 4) работает следующим образом.В исходном состоянии на входы элементов НЕ 36 и 37 поступают нулевые сигналы, поэтому на прямом и инверсном входах элемента И 38 присутствуют единичные сигналы, обуславливающие наличие нулевого сигнала на выходе блока 11. При подаче на .один из входов первой группы входов блока 11 единичного сигнала на выходе соответствующего элемента НЕ 36 появляется нулевой уровень. Так как объединение выходов элементов НЕ 36 образует схему МОНТАЖНОЕ И, то на инверсный вход элемента И 38 также начинает поступать нулевой сигнал. В результате на выходе блока 11 появляется единичный сигналЕдиничный сигнал с выхода блока 11 проходит через первый элемент И 14 (на второй вход которого посту" пает единичный сигнал с инверсного выхода триггера 12.1) и поступает на первый вход второго элемента И-НЕ 15, на второй вход которого поступает единичный сигнал с прямого выхода триггера 12.2. В результате на выходе второго элемента И-НЕ 157 19появляется нулевой сигнал, обуславливающий установление триггера 13.2в единичное состояние (триггеры 13переключаются отрицательными фронтами импульсов, т,е. переходами сигналов от единичных уровней к нулевым).По истечении времени, определяемогоэлементом 16 задержки, триггеры 12.2и 13.2 возвращаются в исходное нулевое состояние. Сформированный на пря Омом выходе триггера 13.2 единичныйимпульс поступает на один из входоввторой группы блока 11 и на соответствующий вход шифратора 10, Появление единичного сигнала на входе одного из элементов НЕ 37, объединениевыходов которых образует в блоке 1вторую схему МОНТАЖНОЕ И, вызываетформирование нулевого сигнала напрямом входе элемента И 38 и обнуление сигнала на выходе блока 11.Выходной сигнал шифратора 1 О,представляющий собой код номера канала преобразователя, в котором закончилась .отработка текущего участкаинтерполяции, поступает на вход блока 3 управления (фиг. 2), Дешифратор17 преобразует входной сигнал в единичный импульс, поступающий на одиниз входов элемента ИЛИ 19 и на счетный вход счетчика 18.1 адреса первого канала. Выходной сигнал элементаИЛИ 19 разрешает запись в регистр,21кода номера канала и поступает навход элемента задержки 20, Выходнойкод регистра 21 устанавливает комму"татор 22 в такое положение, при котором к выходу коммутатора 22 подключаются выходы разрядов счетчика 18,1.На выходе 23 блока 3 управления фор 40мируется код обращения к блоку 4 па"мяти, старшие разряды которого опрс .деляют номер канала преобразователя,амладшие разряды определяют номернового участка интерполяции (в рассматриваемом случае - третьего участка). На выходе блока 4 памяти вырабатывается код, соответствующие частиразрядов которого определяют .значениядлительности третьего участка,ордина.50ты его конечной точки и номера регистров, в которые эта информация должна быть занесена (в качестве блоков3 и 4 может быть использован микропроцессор ),55Импульс с выхода элемента 20 за-.держки устанавливает триггер 12.1 вединичное состояние. Единичный сиг 922 8нал с прямого выхода триггера 12.1 поступает на второй вход первого элемента И-НЕ 15 и вход блока 11 разрешения обмена. На выходе блока 11 формируется единичный сигнал, поступающий на первый вход элемента И-НЕ 15, Перепадом напряжения с выхода элемента И-НЕ 15 триггер 131 устанавлива" ется в единичное состояние. Сигнал с прямого выхода триггера 13.1 поступает на управляющий вход блока 8 передачи кода, разрешая считывание информации с выхода блока 4 памяти в регистры 6.1 и 6,(2 п), а также поступает на вторую группу входов блока 11, вызывая появление на выходе блока 1 нулевого сигнала. По истечении времени, определяемого первым элементом 16 задержки, триггеры 12.1 и 13.1 устанавливаются в исходное нулевое состояние.Обновление информации об узловых значениях ординат и длительностях участков интерполяции в регистрах 6.26,(2 п) других каналов преобразователя происходит аналогично укаэанному. В тех случаях, когда сиг" налы об окончании текущего участка интерполяции формируются одновременно на выходах двух или более интерполяторов 5, то обновление информации по каналам преобразователя выполняется последовательно, начинаяс каналов, имеющих меньший порядковый номер. Соблюдение очередности обеспечивается тем, что при окончании отработки текущего участка интерполяции в -м (1 (( и) канале преобразователя и установлении триг- . гера 12.(+1) в единичное состояние нулевой сигнал с инверсного выходаэтого триггера запирает (д+1)-й элемент И 14, запрещая прохождение единичного выходного сигнала блока 1 разрешения обмена на вторые входыэлементов И-НЕ 15 последующих каналов.Таким образом, введение в состав устройства новых узлов и связей позволяет повысить точность воспроизведения функций, расширить частотный диапазон выходных сигналов за счетнезависимого задания длительностей участков интерполяции по отдельным каналам, возможности перехода с воспроизведения одного участка интерполяции к другому участку по ряду каналов генератора одновременно и9 1191 исключения аналогового запоминающего .блока из структуры устройства.Независимое изменение информации по каждому каналу преобразователя исключает необходимость разбиения гене рируемых функций на аппроксимируемые участки равной длительности и тем самым увеличивает возможную слож- ностЬ формы задаваемых функций при том же объеме памяти, а также сокра О 922 10щает число сеансов обмена между памятью и регистрами каналов в процес се генерации функций.Таким образом, предложенный многоканальный функциональный генератор обеспечивает повышение точности воспроизведения функций и расширение их класса как по сложности формы, так и по частоте генерируемых сигналов.1191922 Фиг, 4Составитель С. КазиновТехред М,Кузьма Корректор Г. Реве Редактор М. Дыл аказ 7164 4 иал ППП "Патент", г, Ужгород, ул, Проектная,/ 6 Тираж 709 ВНИИПИ Государственногпо делам изобретени 13035, Москва, Ж, Ра Подписноекомитета СССРи открытийская наб , д, 4/