Устройство для контроля логических блоков

СОЮЗ СОВЕТСНИХСОЦИАЛИСТИЧЕСКИХРЕСПУБЛИН 898 6 ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИ ИЗОБРЕТЕН ОП ЕЛЬСТВ ВТОРСКОМУ с ав Р 35я и В.Н,Г 1 еняй(54)(57) 1, УСТРОЙСТВО ДЛЯ КОНТРОЛЯЛОГИЧЕСКИХ БЛОКОВ, содержащее блокуправления, последовательно соединенные блок сравнения и первый блокиндикации, второй вход которого соединен с вторым выходом блока сравнения, блок памяти, управляющий входи первый выход которого соединенысоответственно с первым выходомблока управления и первым входомблока сравнения, второй блок индикации, коммутатор, выход которого является информационным входомконтролируемого логического блока,информационным выходом которогоявляется второй вход блока сравнения, о т л и ч а ю щ е е с я тем,что, с целью сокращения времениконтроля, в него введены генератортактовых импульсов, третий и четвертый блоки индикации, формирователькодов операций, формирователь сигналов переключений, а блок памятивыполнен в виде регистра адреса,регистра кода состояния, регистраинформации и регистра управления,выход генератора тактовых импульсов подключен к первому входу блокауправления, второй вход и второй ий п. 1, отм, что бло а щеес(56) Авторское свидФ 750748, кл, Н 04Авторское свидетФ 734694, кл. С 06 1)4 С 06 Е 11/08 // Н 04 выход которого соединены соответственно с третьим выходом блока рнения и входом формирователя кодовопераций, первый выход которого подключен к входу второго блока индикации, второй выход соединен с входом формирователя сигналов переключений и управляющим входом контролируемого логического блока, первыйвыход формирователя сигналов переключений соединен с третьим входом блока сравнения и первым входом коммутатора, второй выход соединен с четвертым входом блока сравнения и вторым входом коммутатора, третий выход формирователя сигналов переключений соединен с пятым входом блокасравнений, шестой вход которого соединен с выходом коммутатора, третвыход блока управления подключенк входу синхронизации контролируемого логического блока, инАормационый выход которого подключен к входучетвертого блока индикации, выходрегистра кода состояния является первым выходом блока памяти и соединенс первым входом третьего блока индикации, второй вход которого соединен садресным входом контролируемого логического блока и вторым выходом блокапамяти, которым является выход регистра адреса, выходы регистра информации и регистра управления являютсясоответственно третьим и четвертымвыходами блока памяти и соединены соответственно с третьими и четвертымивходами третьего блока индикации и коммутатора.2. Устройство по л и1180898 равления содержит усилитель, элемент И, коммутатор и последовательно соединенные тумблерный регистр, дешифратор, второй вход которого соединен с первым выходом коммутатора, и элемент ИЛИ, второй вход которого соединен с вторым выходом коммутатора, первый вход которого соединен с вторым выходом тумблерного регистра, тре тий выход которого подключен к первому входу элемента И, выход которого подключен к второму входу коммутатора, третий вход которого объединен с вхолом у илителя и является первым входом блока управления, вторым входом, а также перрым, вторым и третьим выходами которого являются соответственно второй вход элемента И, третий выход коммутатора, выход элемента ИЛИ и выход усилителя.3, Устройство по п. 1, о т л ич а ю щ е е с я тем, что блок сравнения содержит первый элемент ИЛИ,1Изобретение относится к радиотехнике и может использоваться при проектировании и отработке макетных и опытных образцов логических блоков,Цель изобретения - сокращение 5 времени контроля.На фиг, 1 представлена структурная электрическая схема предложенного устройства; на фиг. 2 - блок управления; на фиг. 3 - блок сравнения; 10 на фиг.4 - формирователь сигналов переключений; на фиг. 5 - коммутатор.Устройство для контропя логических блоков содержит формирователь 1 сигналов переключений, блок 2 управле ния, блок 3 сравнения, первый 4, второй 5, третий 6 и четвертый 7 блоки индикации, коммутатор 8, генератор 9 тактовых импульсов, формирователь 10 кодов операций, блок 11 20 памяти, состоящийиз регистра 12 ,адреса, регистра 13 кода состояния, регистра 14 информации, регистра 15 управления и логический блок 16.Блок управления 2 содержит усили тель 17, элемент И 18 коммутатор последовательно соединенные первыйинвертор, первый сумматор по модулюдва, первый элемент И и второй элемент ИЛИ, последовательно соединенные второй инвертор, второй сумматор по модулю два и второй элементИ, второй вход и выход которогосоединены соответственно с выходомпервого элемента ИЛИ и вторым входомвторого элемента ИЛИ, выходы первогои второго элементов И и выход второго элемента ИЛИ являются соответственно первым, вторым и третьим выходами блока сравнения, первым,вторым, третьим, четвертым, пятым ишестым входами которого являютсясоответственно вход первого инвертора, объединенные вторые входы первогои второго сумматоров по модулю два,первый и второй входы первогоэлемента ИЛИ, второй вход первогоэлемента И и вход второго инвертора. 2.19, элемент ИЛИ 20, дешифратор 2 1и тумблерный регистр 22,Блок 3 сравнения содржит первый23 и второй 24 элементы ИЛИ, первый25 и второй 26 элементы И, первый27 и второй 28 сумматоры по модулюдва, первый 29 и второй 30 инверторы.Формирователь 1 сигналов переключений содержит первый 31, второй 32и третий 33 дешифраторы.Коммутатор 8 содержит первый 34и второй 35 элементы И и элементИЛИ 36,Предложенное устройство для контроля логических блоков имеет три режима работы: автоматический, пошаговый и режим принудительной установкикодов операций.В автоматическом режиме устройствоработает следующим образом.Формирователь 10 кодов операцийпод воздействием тактовых импульсовпоступающих на его вход от генератора9 тактовых импульсов через коммутатор 19 и элемент ИЛИ 20 блока 2управления, формирует циклическуюпоследовательность кодов операций которые поступают в отрабатываемый образец контролируемого логическогоблока 16 и на входы дешифраторов 531 - 33 формирователя 1 сигналов переключений.В зависимости от вида кода операции происходит его распознавание одним из дешифраторов 31, 32 или 33формирователя 1 сигналов переключения, с выхода которого сигнал переключения поступает либо на вторыевходы первого элемента ИЛИ 23 блока3 сравнения и элемента И 34 коммутагтора 8, либо на первый вход первогоэлемента ИЛИ 23 и на второй входэлемента И 35, либо на второй входпервого элемента И 25.По сигналу переключения происходит подключение выхода регистра 14информации или регистра 15 управления блока 11 памяти через первыйи второй элементы И 34 или 35 коммутатора 8 к входу контролируемого 25логического блока 16 и по его выходу к входу второго инвертора 30блока 3 сравнения. Одновременно сэтим происходит подключение выходаодного из сумматоров по модулю два 3027 или 28 к входу второго элемента ИЛИ 24 и первому блоку 4 индикации.Код реакции контролируемого логического блока 16 на выданное воздействие поступает на четвертыйблок 7 индикации и на вторые входыпервогои второго сумматоров по модулю два 27 и 28 блока 3 сравнения на первые входы которых через пер-. вый и второй инверторы 29 и 30 поступают коды эталонов информационные части тестовых воздействий) свыходов регистра 13 кода состояния, регистра 14 информации и регистра 15 управления блока 11 памяти. 4 Результаты суммирования кодов эталонов с кодами реакции с выходовпервого и второго сумматоров по модулю два 27 и 28 поступают на первые входы первого и второго элементов И 25 и 26. С выхода того же эле-. мента И, на первый вход которого в данный момент поступает сигналпереключения с одного из дешифраторов 31 - 33, результат сравнения у поступает на вход второго элемента ИЛИ 24 и на вход первого блока 4 индикации. Учитывая то, что выдача информационной части воздействия на контролируемый логический блок 16 и подключение выхода первого или второгосумматора по модулю два 27 и 28к входу второго элемента ИЛИ 24 происходит под воздействием одногои того же сигнала переключения, ареакция контролируемого логического блока 16 не имеет запаздыванияпо времени относительно моментавыдачи воздействия, с выхода второго элемента ИЛИ 24 на вход элементаИ 18 блока 2 управления поступаетсигнал результата сравнения кодареакции контролируемого логического блока 16 с кодом эталона тогосигнала, который был выдан в качестве информационной части воздействия,или с эталоном кода состояния, хранящимся в регистре 13 кода состоянияблока 11 памяти.Если на тумблерном регистре 22блока 2 управления не установлен признак блокировки результата сравнениякода реакции с эталоном, то сигналрезультата сравнения с выхода элемента И 18 поступает на коммутатор19. При положительном результатесравнения коммутатор 19 пропускаеточередной тактовый импульс от генератора 9 через элемент ИЛИ 20 на входформирователя 10 кодов операций, который формирует очередной код операции в циклической последовательностикодов,При отрицательном результате сравнения сигнал с выхода второго элемента ИЛИ 24 блокирует прохождениетактовых импульсов через коммутатор19 на вход формирователя 10 кодовопераций. При этом на соответствующем входе контролируемого логического блока 16 формируется тот кодоперации, при котором произошло не сравнение реакции с эталоном, Первыйблок 4 индикации указывает местонахождение эталона, с которым произошло несравнение кода реакции, второй,третий и четвертый блоки 5 - 7 индикации отображают соответственносостояния кода операции, регистра12 адреса, регистра 13 кода состояния,регистра 14 информации, регистра 15управления и кода реакции в моментнесравнения. Это позволяет разработчику достоверно и быстро определитьситуацию, при которой произошло на 118089840 45 рушение алгоритма обмена информациеймежду предложенным устройством иконтролируемым логическим блоком 16.Повторный запуск устройства производится сигналом с второго выходатумблерного регистра 22 при нажатиина нем соответствующей кнопки.Пошаговый режим работы отличаетсяот автоматического тем, что тактовыеимпульсы, поступающие с третьеговыхода блока 2 управления на формирователь 10 кодов операций, выдаютсяне генератором 9 тактовых импульсов,а оператором вручную путем нажатиякпонкп на тумблерном регистре 22блока 2 управления, Для этого натумблерном регистре 22 устанавливается признак пошагового режима, прикотором коммутатор 19 запрещает про.хождение тактовых импульсов от генератора 9 тактовых импульсов и разрешает прохождение единичных тактовых импульсов с тумблерного регистра22 на вход элемента ИЛИ 20 и далеена вход формирователя 10 кодов операций,Режим принудительной установкикодов операций характеризуется тем,что формирователь 10 кодов операцийпроизводит периодическую с частотойследования тактовых импульсов выдачу одного и того же выбранногооператором кода операции.В этом режиме оператор устанавливает на тумблерном регистре 22признак пошагового режима и признак кода, который должен быть сформирован. Коммутатор 19 запрещаетпрохождение тактовых импульсов отгенератора 9 на вход элеь ента ИЛИ20 и разрешает их поступление навторой вход дешифратора 21, на первый вход которого подается признаккода с выхода тумблерного регистра 22.С выхода дешифратора 21 признаккода и тактовые импульсы поступаютна первый вход элемента ИЛИ 20, свыхода которого они подаются на 5 1 О 5 20 25 30 35 вход формирователя 10 кодов операций, формирующего заданный код счастотой тактовых импульсов.Режим принудительной установкикодов операций необходим в случаелокализации неисправности путемис .ледования трактов прохожденияуправляющей части воздействия спомощью, например, осциллографа,Кроме того, в этом режиме возможноисследование реакции контролируемого логического блока 16 на каждоеизменение информационной части воздействия, которое задается разработчиком путем внесения различныхкодовых комбинаций в соответствующий регистр блока 11 памяти,Во всех указанных режимах работы разработчик имеет возможностьзапретить выдачу сигнала несравнения с выхода второго элемента ИЛИ24 блока 3 сравнения на вход коммутатора 19 путем выдачи сигналазапрета на первый вход элемента И 18.Выдача сигнала запрета достигается установкой на тумблерном регистре 22 признака блокировки результата сравнения реакции контролируемого логического блока 16 с эталоном, хранящимся в регистрах блока 11памяти.Во всех режимах работы предложенного устройства, тактовые импульсыс выхода генератора 9 тактовых импульсов через усилитель 17 блока 2управления поступают на вход синхронизации контролируемого логическогоблока 16 для синхронизации работыего узлов. Кроме того, во всех режимах работы предложенного устройства разработчик имеет возможность с тумблерного регистра 22 и коммутатора 19 задать отрабатываемому образцу контролируемого логического блока 16 режим ввода или вывода информации, необходимый для диагностики его вводно-выводных трактов.1180898Составитель Е.Голуб Редактор Т.Кугрьппева Техред С.Мигунова Корректор В.Гирняк Заказ 5927/48 Тираж 709 Подписное ВНИИПИ Государственного комитета СССРпо делам изобретений и открытий113035, Москва, Ж, Раушская наб., д, 4/5 Филиал ППП "Патент", г. Ужгород, ул. Проектная, 4