Устройство для приема дискретной информации

СОЮЗ СОВЕТСНИХ СОЦИАЛИСТИЧЕСКИХ. РЕСПУБЛИК в С 08 С 19/2 ТЕНИЯ ЕТЕЛЬСТВУ Х ОРСХОМУ 3638903/24-2431.08.8307.12.84. БилЕ.В.Бойченко,ыбкин и А.Н,Ч621.398(088.81. Патент США06 Р 3/00, САвторское св531, кл. С 08отип),(21) (22) .(46) (72) И.И. (53) (56) У 45 В.Овчинников,В. ди Р 4261035, .6 Р 11/00, 1981.етельство СССР19/28, 1977 69 ро ОСУДАРСТВЕННЫЙ НОМИТЕТ СССРПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ ИСАНИЕ ИЗ(54) (57) 1. УСТРОЙСТВО ДЛЯ ПРИЕМА ДИСКРЕТНОЙ ИНФОРМАЦИИ, содержащееприемник, первый вход которого является входом устройства, выход приемника соединен с первым входом ре,гистра, первый выход которого соединен с первым входом формирователя адреса записи, блок памяти, первые .выходы которого соединены с соответствующими первыми входами выходного блока, первые выходы выходного блока являются выходами устройства, хронизатор и блок управления о т л ич а ю щ е е с я тем, что с целью повышения пропускной способности устройства в него введен пороговый блок первый и вторые выходы регистра соединены соответственно с первыми и вторыми, входами порогового блока и блока управления, выход блока управления соединен с третьим входом порогового блока, выход которого соединен с вторым входом формирователя адреса записи, выходы и,третьи входы формирователя адреса записи соединены соответственно с первыми входами и вторыми выходами блока памяти, третьи выходы блока паяя 801128282 А ти - с соответствующими вторыми вх дами выходного блока и четвертыми . входами порогового блока, второй выход выходного блока соединен с входом хронизатора, первые выходы хронизатора соединены соответственно с вторыми входами регистра н блока памяти, второй выход хронизатора 1соединен с вторым входом приемника и третьим входом блока управления, третий выход хронизатора соединен с третьим входом блока памяти.2. Устройство по п.1, о т л и - ч а ю щ е е с я тем, что,блок упр ления содержит элемент И и триггер, выход элемента И соединен с входом установки в "0" триггера, первый и вторые входы элемента И являются соответственно первым и вторыми входами блока управления, объединенные третий вход элемента И и вход уста новки в "1" триггера являются третьим входом блока управления, выход триггера является выходом блока управления. 3. Устройство но п. 1, о т л и ч аю щ е е с я тем, что блок памяти содержит группы элементов И и регистры, инверсный выход каждого регистра соединен с первыми входами элементов И соответствующей группы, выходы которых соединены с управляющими входами соответствующего .регистра,.информационные входы регистров являются первыми входами блока памяти, вторые входы групп элементов И объединены соот" ветственно и являются вторыми входами блока памяти, тактовые входы регистров объединены и являются третьим входом блока памяти, первые прямоте,1128282 инверсные и вторые прямые выходы регистров являются соответственно первыми, вторыми и третьими выходами блока памяти,4, Устройство по п,1, о т л и ч а ю щ е е с.я тем, что формирователь адреса записи содержит элементы И и элементы НЕ, выход каждого предыдущего элемента И соединен через соответствующий элемент Н с соответствующими первыми входами всех последуюЩих элементов, И, первый вход пер" вого элемента И и вторые входы пос- ледующих элементов И объединены и являются первым входом формирователя адреса записи, второй вход первого элемента И и третьи входы последующих элементов И объединеныи являются вторым входом формирователя ад" Изобретение относится к области передачи данных и может быть исполь-зовано в устройствах, обеспечивающих прием цифровых данных из моноканала локальной вычислительной сети.Известно устройство для приема информации, содержащее приемник, хронизатор, коммутаторы, мультиплексоры, декадеры, регистры, счетчики, блоки памяти, блоки управления и генера= 10 тор и.Наиболее близким к прецлагаемому по технической счпности является устройство для приема дискретной информации, содержащее приемник, вход ко торого является первым входом устрой-, ства, первый выход соединен с первым входом блока управления, второй выход " через блок выборки - с первым входом регистра, а третий выход - с 20 вторым входом регистра, первый и второй выходы регистра соединены с первыми входами соответственно блока памяти и формирователя адреса записи, первый и второй выходы формирователя 25 адреса записи .- с первыми входами соответственно переключателя и блока анализа состояний памяти, первый и второй выходы блока анализа состояний памяти .- соответственно с первым вхо дом формирователя адреса считывания реса записи, третий вход первогоэлемента И является третьим входомформирователя адреса записи, выходыэлементов И являются выходами формирователя адреса записи. 5. Устройство по п.1, о т л и - ч а ю щ е е с я тем, что выходной блок содержит первый и вторые элементы И, выход первого элемента И соединен с первыми входами вторых элементов И, вторые входы вторых элементов И и входы первого элемента И являются соответственно первыми и вторыми входами выходного блока, выходы вторых элементов И и выход первого элемента И являются соответственно первыми и вторым выходами выходного блока. и вторым входом формирователя адресазаписи, первый и второй выходы формирбвателя адреса считывания - с вторичными входами соответственно блокаанализа состояний памяти и переключателя, третий вход переключателя сое;,пинен с выхопом блока чпоавления, авыход - с вторым входом блока памяти,выход блока памяти соединен с первымвходом выходного блока, выход которого является выходом устройства, вторые входы блока управления, формирователя адреса .считывания и выходногоблока объединены и являются вторымвходом устройства 21,Недостатком известных устройствявляется отсутствие возможности группового декодирования сообщений иазативной настройки на поле адресовсообщений в зависимости от объемапринятой информации, что снижает пропускную способность устройства.Цель изобретения - повышение пропускной способности устройства.Указанная цель достигаетсятем,что в устройство для приема дискретной информации, содержащее приемник,первый вход которого является входомустройства, выход приемника соединенс первым входом регистра, первый выход которого соединен с первым вхо11282 3дом формирователя адреса записи, блок памяти, первые выходы которого соединены с соответствующими первыми входами выходного блока, первые выходы выходного блока являются выхода ми устройства, хронизатор и блок управления, введен пороговый блок, первый и вторые выходы регистра соединены соответственно с первыми и вторыми входами порогового блока и бло О ка управления, выход блока управления соединен с третьим входом порогового блока, выход которого соединен с вторым входом формирователя адреса записи, выходы и третьи входы формирователя адреса записи соединены соответственно с первыми входами и вторыми выходами блока памяти, третьи выходы блока памяти - с соответ-, ствующими вторыми входами выходного блока и четвертыми входами норогового блока, второй выход выходного блока соединен с входом хронизатора, первые выходы хронизатора соединены соответственно с. вторыми входами ре- д гистра и блока памяти, второй выход хронизатора соединен с вторым входом приемника и третьим входом блока управления, третий выход хронизатора соединен с третьим входом блока па-, мяти.Кроме того, блок управления содержит элемент И и триггер, выход элемента И соединен с входом установ. - ки в "0" триггера, первый и вторые входы элемента И являются .соответственно первым и вторыми входами блока управления, объединенные третий вход .элемента И и вход установки в."1" триггера является третьим входом бло"ка управления, выход триггера является выходом блока управления. Блок памяти содержит группы элементов И и регистры, инверсный выход 4 каждого регистра соединен с первыми входами элементов И соответствующей группы, выходы которых соединены с управляющими входами соответствующего регистра, информационные входы регистров являются первыми входами. блока памяти, вторые входы групп элементов И объединены соответственно иявляются вторыми входами блока памяти, тактовые входы регистров объеди иены и являются третьим входом блока памяти, первые прямые, инверсные и вторые прямые выходы регистров явля 82 4ются соответственно первыми, вторы-.ми и третьими выходами блока памяти.Формирователь адреса записи содер-.жит элементы И и элементы НЕ, выход каждого предыдущего элемента И соединен через соответствующий, элемент НЕ с соответствующими первыми входами всех последующих элементов И, первый вход первого элемента И и вторые входы последующих элементов И объединены и являются первым входом формирователя адреса записи, второй вход первого элемента И и третьи входы последующих элементов И объединены и являются вторым входом формирователя адреса записи, третий вход первого элемента И является третьим входом формирователя адреса записи, выходы элементов И являются выходами формирователя адреса записи.При этом выходной блок содержит первый и вторые элементы И, выход первого элемента И соединен с первыми входами вторых элементов И, вторые входы вторых элементов И и входы первого элемента И являются соответственно первыми и вторыми входами выходного блока, выходы вторых элементов И и выход первого элемента И являются соответственно первыми и вторым выходами выходного блока.На фиг.1. показана структурная схема устройства для приема дискретной : информации. на фиг.2 - функциональная схема блока управления, на фиг.З - функциональная схема блока памяти, на фиг.4 - функциональная схема форми :рователя адреса записи, на фиг.5- , функциональная схема выходного блока.Устройство для приема дискретной информации содержит приемник 1 (элемент И), хронизатор 2, блок 3 управления, регистр 4, блок 5 памяти, формирователь 6 адреса записи, выходной блок 7 и пороговый блок .8. Блок 3 управления содержит элемент И 9 и триггер 10, блок 5 памя" ти - регистры 1 1 и элемент И 12, форвврователь 6 адреса записи - элементы И 13 и элементы НЕ 14, а выходной блок 7 - элементы И 15 и 16.Устройство работает следующим образом.На вход приемника 1 после разре" шающего сигнала с выхода хронизатора 2 принимается последовательно бит за битом информация в форме кадра. КадР в соответствии с международным стан3 1128282 6дартом НЭ 4 С включает в себя следующие шает запись из регистра 4 в регистрполя двоичных комбинаций: открывающе через .элемент И 13.го флага (комбинация 01111 110), адре- Таким образом, выполняется перваяса отправителя, информации отправите- функция - декодирование не одноголя, содержащей обязательно в первых 5 адреса, как в известном устройстве,трех разрядах избыточные три единицы, а группы адресов отправителей в устконтрольной комбинации и заключающе- ройстве для приема дискретной инфорго флага. мации..Как только принят открывающий При дальнейшей работе блока 5 пафлаг, он записывается ю информацион мяти, продвигаясь по регистру 4 инФйому входу в регистр 4 сдвига, где формация с отсеченными открывающимсдвиг информации осуществляется под Флагом и адресом, имеющая в первыхуправлением выдаваемых с тактирующих трех разрядах и 1", через соответствыходов хронизатора 2 сигналов сдви- вующнй элемент И 13 поступает на инга. При появлении в регистре 4 комби формационный вход С регистра 11 сдвинации флага срабатывает блок 3 управ- га, управляемого с помощью тактируюления. Комбинация флага в регистре 4 щих сигналов, Эта информация постепереключает элемент И 9 при условии пенно заполняет регистр 11 и последействия разрешающего сигнала с выхо- записи в него на выходе первого .Разда хронизатора 2, одновременно уста ряда появляется и 1", а на инверсномнавливающего в исходное состояние выходе - иОи. Сигнал логическог уИ Ического ну 1 триггер 10. Импульс, сформирован- ля с инверсного выхода регистра 11ный элементом И 9, переключает триг- подается на вход элемента И 13 формигер 10 в состояние иОи. Выход тригге- рователя.б и блокирует дальнейшую зара 10 подключен к входу порогового 5 пись информации в данный регистр 11.блока 8 с максимальным отрицательным. Одновременно этот сигнал блокируетвесом - Ъ, таким, что при любых с помощью элементов И 12 подачу свходных комбинациях блок 8 закрыт. выходов хронизатора 2 тактирующихПри установке триггера 10 в состояние сигналов сдвига и тем самым фикси уИлИн . м самым фиксируО производится йереключение устрой-.30 ет информацию в данном регистре 11ства в рабочее положение групповой Прямой выход первого разряда этоговыборки адресов. регистра 11 формирует единичный сигРабота блока 8 описывается следу- нал и передает его на соответствующийющим алгоритмом: весовой вход порогового блока 8. Соб лок 8 переключается . в состояние з гласно первому уравнению величина пои 1 и в том сл чае есл рога увеличивается и блок 8 перестраХМЧт +Ецхивается на новое поле. комбинаций адф у . 1)1 ресов с учетом того, что один регистрблок 8 находится в состоянии иОи 11 заполнен, Если заполнен втоРойесли ,4 О регистр 11, то происходит новая перестройка и т.дЕФ;х;сТз Х/Ф)х Тем самым выполняется вторая функция, отсутствующая в известном уст-где 1 Ч 1,М - вес соответствующего . Ройстве " адаптация с автоматическойиливхода блока 8, 45 настРойкой на поле адресов отправитепричем Э, - положитель- лей в зависимости от объема принятойные веса, а В-, отри- информации.цательные веса .входовКак только очередной регистр 11блока 8 ф заполнен, на его прямом выходе первоРТ - целое значение фиксиро го Разряда появляется сигнал логичесванного порога переклю- кой единицы, который поступает начения блока 8. вход элемента И 15 в выходном блокеКак только в регистре 4 появляет 7 устройства.ся комбинация адреса, она взвешива- Поясним работу формирователя 6 адется с учетом суммарного веса поло реса записижительных и .отрицательных весов. Вс- Предположиредположим, что в исходном состоли зта комбинация удовлетворяет янин блок 5 памят бпамяти сво оден, т.е. Репервому уравнению, то блок 8 разре- гистры 11 блока 5 свободны, При этомформирователь 6 должен управлять прохождением сигналов из регистра 4 таким образом, чтобы регистры 11 блока5 заполнялись последовательно слеванаправо до тех пор, пока не будут заполнены стандартным кадром все регистры 11 в блоке 5 памяти,Информация в последовательном коде переписывается из регистра 4 в первый 10 слева регистр 11 блока 5. Как только поступает первая "1" информационного поля кадра на вход первого элемента И 13 с выхода первого разряда регистра 11, с помощью первого элемента НЕ 14 она инвертируется в "О" и блокирует запись в регистры 11 через остальные справа второй, третий и так далее элементы И 13 а также бло. кирует запись в первый регистр 11. 20 Одновременно через первый элемент НЕ 14 разрешается запись во второй ре-: гистр 11 через второй элемент И 13, поскольку на всех входах этого элемента действуют логические единицы.Таким же образом производится запись в третий, четвертый и так далее регистры 11 в блоке 5 памяти и каж-. дый раз после того, как в очередной регистр 11 занесена информация. ЗО При работе выходного блока 7 выходные сигналы первых разрядов регистров 11 блока 5 памяти, в том случае, если имеют единичное значение (все регистры полны), формируют единичный сигнал на выходе элемента И 15, который с помощью группы элементов И 16 разрешает чтение информации в параллельном коде из регистров 11 на выход устройства.Одновременно единичный сигнал с выхода элемента И 15 запускает хронизатор 2, который через определенное число тактов после чтения инфор- мации на выходе устройства формирует сигнал установки .регистров 11 в нулевое состояние. Все регистры 11 очищаются, и устройство готово для приема новой информации.Преимущество предложенного устройства заключается в том, что представляется возможность применения более рациональной структуры кадров информации за счет исключения адреса получателя и группирования по определенным признакам адресов отправителей, Это обеспечивает уменьшение емкости регистров буферной памяти в каждом узле сети и увеличивает ее пропускную способность.:128282 Составитель М.НикуленкоРедактор И.Николайчук Техред З.Палий рректор О. Лугова одпис ака г.Ужгород,Проектная, 4 иал ППП "Патент" 066/38ВНИИПИ Гос . по делам 113035, Моск,Тираж 568 Пдарственного комитета СССРизобретений и открытийа, Ж, Раушская няб., д.4/5