Устройство для приема сигналов с избыточностью

(56) 1 2 юл. У 45В.И.Ключко,Е.Петухов и Г.Н,Усти 1.398(088.8)Бородин Л.ф. Вехоустойчивоговетское радио",ие в теоования.с.270,еден одир рию и и. 1 рис. во СССР протот ОСУДАРСТВЕННЫЙ НОМИТЕТ СССРО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИЙ ОПИСАНИЕ ИЗК АВТОРСКОМУ СВИДЕТЕЛ 3.03.2, Авторское свидетельстУ 967137 кл. Н 04 Ь 17/30,Н 04 Ь "/10,. 1981 ( ип).(54)(57) 1, УСТРОЙСТВО ДЛЯ ПРИЕМАСИГНАЛОВ С ИЗБЫТОЧНОСТЬЮ, содержащеедемодулятор, вход которого являетсявходом устройства, выход демодулятора соединен через аналого-цифровойпреобразователь с первым входом блока памяти, генератор тактовых импульсов, выход которого соединен с входами первого и второго счетчиков,выходы первого счетчика соединены ссоответствующими первыми входами первого блока ключей,. выходы которогосоединены через первый регистр .с соответствующими первыми входами второго блока ключей, выход второго .счетчика соединен с вторым входом второго блока ключей, выходы которого соединены через последовательно соединенные дешифратор и второй регистр ссоответствующими первыми входами блока коррекции симвопов, первые выходыблока коррекции символов соединены ссоответствующими первыми входами третьего регистра, и ключ, о т л и ч аю щ е е с я тем., что, с целью упрощения устройства, в него введены по,ЯО 1128281 роговый блок, анализатор, элемент задержки, блок запуска генератора. так товых импульсови .логический блок, первые выходы блока памяти соединены с соответствующими первыми входами блока запуска генератора тактовых им,пульсов, второй выход - с первым входом логического блока и через пороговый блок с первым входом ключа, выход ключа соединен с вторым входом .третьего регистра и первым входом анализатора, первый выход и второй вход анализатора соединены соответственно с третьим входом и первым выходом третьегб регистра, второй вы ход анализатора соединен с вторымВ входом ключа, третий выход - с вторым входом блока запуска генератора тактовых импульсов, четвертый выход анализатора является выходом устройства, вторые выходы третьего регистра соединены с соответствующими тре- ф тьими входами анализатора и вторыми входами блока коррекции символов, вторые выходы блока коррекции символов соединены с соответствующими четвертыйи входами анализатора, вторыми входами блока памяти и третвими входами блока запуска генератора тактовых импульсов, выход блока запуска генератора тактовых импульсов соединен с входом генератора тактовых импульсов, выход которого соединен через элемент. задержки с третьим входом блока памяти, выход второго счетчика эффи соединен с четвертым входом блока запуска . генератора тактовых импульсов и вторым входом логического блока - , выход которого соединен с, вторым входом первого блока ключей .. 2. Устройство по п.1, о т л и " ч а ю щ е е с я тем, что блок запуск ка генератора тактовых импульсов содержит элемент И, элементы ИЛИ, элемент задержки и триггеры, выход первого элемента ИЛИ соединен через эле мент задержки с первым входом второго элемента ИЛИ, выход элемента И - с первым входом первого триггера, вы; ход которого соединен с вторым входом второго элемента ИЛИ, выход второго элемента ИЛИ соединен с первым входом второго триггера, второй вход ко. торого подключен к выходу третьего элемента ИЛИ, входы элемента И являются первыми входами блока запуска генератора тактовых импульсов, первый вход третьего элемента ИЛИ.объединен с вторым входом первого триггера и является вторым входом блока запуска генератора тактовых импульсов, входы первого элемента ИЛИ являются третьими входами блока запуска генератора тактовых импульсов, второй вход третьего элемента ИЛИ объединен с третьим входом первого триггера и является четвертым входом блока запуска генератора тактовых импульсов, выход второго триггера является выхо. дом блока запуска генератора такто-вых импульсов.3. Устройство по п. 1, о т л и - ч а ю щ е е с я тем, что логический блок содержит элементы памяти, элемент ИЛИ, элемент сравнения, ключи и триггер первый и второй выходы триггера соединены с первыми входами, соответственно первого и второго клю. чей выход первого ключа соединен с первыми входами триггера и элемента ИЛИ, выход элемента ИПИ соединен с первым входом первого элемента памяти, выход которого соединен с пер-.: вым входом элемента сравнения, выход, элемента сравнения соединен с первым входом третьего ключа, выход которого соединен с вторым входом элемен, та ИЛИ,. выход второго ключа соединен с первым входом второго элемента памяти,. выход которого соединен с вторым входом третьего ключа, вторые входы первого и второго ключей объединены и являются первым входом логического блока; вторые входы первого и второго элементов памяти и триггера объединены и являются вторым входом логического блока, выход элемента сравнения является выходом логического блока,4. Устройство по и. 1, о т л и ч аю щ е е с я тем, что анализатор содержит счетчики, ключи, триггеры,регистр, генератор тактовых импульсов/элементы задержки и элемент ИЛИ, выход первого счетчика соединен с первыми входами первого триггера и элемента ИЛИ, выход элемента ИЛИ соединен через первый элемент задержки спервым входом генератора тактовыхимпульсов, выход которого соединенс первым входом регистра и через второй счетчик с входом второго элементазадержки, первым .входом первого ключаи вторым входомгенератора тактовыхимпульсов, выход первого ключа соедиЪнен с первыми входами второго и третьего триггеров, выход второго триггера соединен с первым входом второгоключа, выход регистра соединен с первым входом четвертого триггера, выход второго элемента задержки соединен с вторыми входами первого, второго, третьего и четвертого триггерови второго ключа, выход третьего триггера соединен с первым входом третьего ключа, выход четвертого триггерасоединен с вторым входом первого клю.чавход счетчика, второй вход треть.его ключа, вторые входы регистра ивторые входы элемента ИЛИ являютсясоответственно первым, вторым, третьим.и четвертым входами .анализатора,выходы первого ключа, первого триггера, второго и третьего ключей являются соответственно первым, вторым,третьим н четвертым выходами анализатора.5. Устройство по п.1, о т л и ч а. ю щ е е с я тем, что блок коррекции символов содержит элементы задержки,ключи и инверторы, выходы элементов задержки соединены с первыми входами соответствующих ключей, выходы которых соединены с первыми входами соответствующих инверторов, входы элементов задержки объединены с вторыми входами соответствующих ключей и яв-. ляются первыми входами блока коррек- .ции символов, вторые входы инверторов являются вторыми входами блокакоррекции символов, выходы инверторов и выходы ключей являются соответственно первыми и вторыми выходами блока коррекции символов.1 11282Изобретение относится к электросвязи и может быть использовано в устройствах для приема и обработки составных сигналов с избыточностью, формируемых на основе кодов с про 5 веркой начетность.Известно устройство для посимволь-. ного приема сигналов, содержащее демодулятор, пороговый блок и решающий блок 11 ОНедостатком данного устройства является низкая помехоустойчивость приема инфбрмации.Наиболее близким по техническойсущности к предлагаемому является устройство для приема. сигналов с избыточностью, содержащее демодулятор, вход которого является входом устройства, выход демодулятора соединен через аналого-цифровой преобразователь с первым входом первого блока памяти, выход первого блока памяти соединен с входами второго блока памяти, вычислительного блока и через преобразователь сигналов с первым входом первого регистра, выход первого регистра соединен через декодер с входом третьего блока памяти, вход (выход) которого соединен с выходом (входом) вычислительного блока, выход30 третьего блока памяти является выходом устройства, первый и второй выходы второго блока памяти соединены с первыми входами соответственно ключа .и блока сравнения; выход ключа соединен через четвертый блок памяти с вторым входом блока сравнения, первый и второй выходы которого соединены соответственно с вторым входом ключа и первым входом первого блока ключей, генератор тактовых импульсов, выход 4 О которого соединен с входами первого, второго счетчиков и вторым входом первого блока памяти, выходы первого , счетчика соединены с соответствующими вторыми входами первого блока ключей, выходы которого соединены через второй регистр с первыми входами второго блока ключей, второй вход которого подключен к выходу второго счетчика, выходы второго блока ключей 50 соединены через дешифратор, третий регистр и блок коррекции символов с соответствующими вторьви входами первого регистра 2.Недостатком известного устройства 55 является сложность, поскольку оно включает в свой состав блоки памяти и декодер, служащий для декодирова 81 1ния избыточных сигналов с большим кодовым расстоянием.В случае использования избыточныхсигналов, формируемых на основе кодовс проверкой на четность, для которыхминимальное кодовое расстояние междукодовыми комбинациями равнодвум,данное устройство можно значительно упростить.Цель изобретения - упрощение устройства,Указанная цель достигается тем,что в устройство для приема сигналов .с избыточностью, содержащее демодулятор, вход которого является входомустройства, выход демодулятора соединен через аналого-цифровой преобразователь с первым входом блока памяти, генератор тактовых импульсов, выход которого соединен с входами первого и второго счетчиков, выходы первого счетчика соединены с соответст-.вующими первыми входами первого блокаключей, выходы которого соединены через первый регистр с соответствующимипервыми входами второго блока ключей,выход второго счетчика соединен свторым входом второго блока ключей,выходы которого соединены через последовательно соединенные дешифратори второй регистр с соответствующимипервыми входами блока коррекции символов, первые выходы блока коррекциисимволов соединены с соответствующими первыми входами третьего регистра,И ключ, введены. пороговый блок, анализатор, элементзадержки, блок запус-,ка генератора тактовых импульсов илогический блок, первые выходыблока памяти соединены с соответствующими первыми входами блока запуска генератора тактовых импульсов, второй выход - с первым входом логического блока и через пороговый блок с первым входом ключа, выход ключа соединен с вторым входомтретьего регистра и.первым входоманализатора, первый выход и второйвход анализатора соединены соответственно с третьим входом и первым выходом третьего регистра, второй выход анализатора соединен с вторымвходом ключа третий выход - с вторым входом блока запуска генераторатактовых импульсов, четвертый выходанализатора является выходом устройства, вторые выходы третьего регистра соединены с соответствующими третьими входами анализатора и вторыми81 4йервым входом третьего ключа, выходкоторого соединен с вторым входомэлемента ИЛИ, выход второго ключасоединен с первым входом второго элемента памяти, выход которого соединенс вторым входом третьего ключа, вторые входы первого и второго ключейобъединены и являются первым входомлогического блока, вторые входы первого и второго элементов памяти итриггера объединены и являются вторым входом логического блока, выходэлемента сравнения является выходомлогического блока.,Анализатор содержит счетчики,ключи, триггеры, регистр, генератортактовых импульсов, элементы задержки и элемент .ИЛИ, выход первого счет.чика соединен с первыми входами первого триггера и элемента ИЛИ, выходэлемента ИЛИ соединен через первыйэлемент задержки с первым входом генератора тактовых импульсов, выходкоторого соединен с первым входом регистра и;через второй счетчик с входом второго элемента задержки, первымвходом первого ключа и вторым входомгенератора тактовых импульсов, выходпервого ключа соединен с первыми входами второго и третьего триггеров,выход второго триггера соединен спервым входом второго ключа, выходрегистра соединен с первым входом четвертого триггера, выход второго эле.мента задержки соединен с вторымивходами первого, второго, третьего,четвертого триггеров и второго ключа,выход третьего триггера соединен спервым входом третьего ключа, выходчетвертого триггера соединен с вторым входом первого ключа, вход счетчика, второй вход третьего ключа,вторые входы регистра и вторые входыэлемента ИЛИ являются соответственнопервым, вторым, третьим и четвертымвходами анализатдра, выходы первогоключа, первого триггера, второго итретьего ключей являются соответственно первым, вторым, третьим и четФвертым выходами анализатораКроме того, блок коррекции символов содержит элементы задержки, ключи и инверторы, выходы элементов задержки соединены с первыми входамисоответствующих ключей, выходы которых соединены с первыми входами соответствующих инверторов, входы элементов задержки объединены с вторыми входами соответствующих ключей и Э 11282входами блока коррекции символов,вторые выходы блока коррекции символов соединены с соответствующими четвертымя входами анализатора, вторымивходами блока памяти и третьими входами блока запуска генератора такто- .вых импульсов, выход блока запускагенератора тактовых импульсов соединен с входом генератора тактовых импульсов выход которого соединен чеУ10рез элемент задержки с третьим входом блока памяти, выход второго счет"чика соединен с четвертым входом блока запуска генератора тактовых импульсов и вторым входом логическогоблока, выход которого соединен с вторым входом первого блока ключей,Кроме того, блок запуска генератора тактовых импульсов содержит элемент И, элементы ИЛИ, элемент задержки и триггеры, выход первого элемента ИЛИ соединен черезэлемент задержки с первым входом второго элемента ИЛИ, выход элемента И - с первымвходом первого триггера, выход которого соединен с вторым входом второго элемента ИЛИ, выход второго элемента ИЛИ соединен с первым входомвторого триггера, второй вход которо.го подключен к выходу третьего элемента ИЛИ, входы элемента И являютсяпервыми входами блока запуска генера.тора тактовых импульсов, первый входтретьего элемента ИЛИ объединен свторым входом первого триггера и является вторым входом блока запуска 35 генератора тактовых импульсов, входыпервого элемента ИЛИ являются третьи ми входами блока запуска генераторатактовых импульсов, второй вход третьего элемента ИЛИ объединен с третьим входом первого триггера и является четвертым входом блока запускагенератора тактовых импульсов, выходвторого триггера является выходомблока запуска генератора тактовых 45импульсов.Логический блок содержит элементы памяти, элемент ИЛИ, элемент сравнения, ключи и триггер, первый и второй выходы триггера соединены с первыми входами соответственно первогои второго ключей, выход первого ключа соединен с первыми входами триггера и элемента ИЛИ, выход элемента ИЛИ соединен с первым входом первого эле 55 мента памяти, выход которого соединен с первым входом элемента сравнения,выход элемента сравнения соединен.с3 112828 являются первыми входами блока коррекции символов, вторые вхс,ы инверторов являются вторыми входами блока , коррекции символов, выходы инверторов и выходы ключей являются соот 5 ветственно первыми и вторыми выходами блока коррекции символов.На фиг.1 представлена структурная схема предлагаемого устройства, на фиг.2 - структурная схема блока за О пуска генератора тактовых импульсов, на фиг,З - структурная схема логи" ческого блока, на фиг.4 - структурная . схема анализатора, на фиг.5 - структурная схема блока коррекции символов.Устройство для приема сигналов с избыточностью содержит демодулятор 1, аналого-цифровой преобразователь 2, блок 3 памяти, блок 4 запуска ге- .2 О нератора тактовых импульсов, пороговый блок 5, ключ б, логический блок 7, блок 8 ключей, регистры 9 и 10, блок 11 ключей, дешифратор 12, регистр 13, анализатор. 14, счетчикй 15 1 и 16, генератор 17 тактовых импульсов, элемент 18 задержки и блок 19 коррекции символов.Блок 4 запуска генератора тактовых импульсов содержит элемент И 20, элемент 21 задержки, элементы ИЛИ 22.. ЗО 24, и триггеры 25 и 26;Логический блок 7 содержит эле-мент ИЛИ 27, элементы 28 и 29 памяти, элемент 30 сравненйя, ключи 31-33 и триггер 34, анализатор 14 - счет- чик 35, элемент ИЛИ Зб, регистр. 37, триггеры 38-41, ключи 42-44, элементы 45 и 46 задержки, счетчик 47 и ге нератор 48 тактовых импульсов, блок 19 коррекции символов - элементы 49 4 ф задержки, ключи 50 и инверторы 51.Демодулятор 1 преобразует входной высокочастотный сигнал в выходной аналоговый составной сигнал, Аналогоцифровой преобразователь 2 преобразу ет амплитуду каждого элементарного аналогового сигнала в цифровой сигнал; который запоминается в блоке 3 па-:, мяти.Блок 4 запуска генератора формиру. 50 ет управляющий сигнал на выходе элемента И 20 как только все ячейки блока 3 памяти заполняются. При этом триггер 25 устанавливается в единичное состояние (исходное состояние триггера 25 - нулевое), на его выходе появляется сигнал, который через элемент ИЛИ 23 устанавливает триг 1 6гер 26 в единичное состояние (исход"ное состояние триггера 26 - нулевое)тем самым запуская генератор 17 так"товых импульсов, Сигнал с выходасчетчика 15 сбрасывает триггеры 25 и26 в исходное состояние. При этомтриггер 25 запоминает это нулевоесостояние до тех пор, пока не будетполучен сигнал общего сброса с выхо-.да анализатора 14. При формированиии. считывании кода коррекции с выходов блока 19 на выходе элемента ИЛИ 22.формируется сигнал, который черезэлемент 21 задержки и элемент ИЛИ 23 переводит триггер 26 в единичйое сос тояние, запуская генератор 17.Логический блок 7 запоминает элементарный сигнал в элементе 28 памяти, который поступает из блока 3 памяти через ключ 32 и элемент ИЛИ 27,На выходе элемента 30 сравнения появляется сигнал в том случае, если величина сигнала, записанного в эле" менте 28 памяти, меньше величины сигнала, записанного в элементе 29 памяти. Выходной сигнал ключа 32 переводит триггер 34 в состояние, при котором ключ 32 закрывается, а ключ 33 открывается. Поэтому следующий сигнал через открытый ключ 33 записывается в элемент 29 памяти. Если сигнал, записанныйв эдементе 28 памяти, больше сигнала, записанного в элементе 29 памяти, то на выходе элемента 30 сравнения формируется управляющий сигнал, открывающий ключ 31, и сигнал из элемента 29 памяти переписывается в элемент 28 памяти. После того, как отработан весь сложный сигнал, на выходе счетчика 15 формируется управляющий сигнал, устанавливающий триггер 34 в исходное состояние и обнулящий ячейки элемен- . тов 28 и 29 памяти.В анализаторе 14 сигналы с выхода ключа 6 поступают на вход счетчика 35, в котором подсчитывается их количество. Как только это число станс вится равным значности кода, на выходе счетчика 35 появляется управляющий сигнал, переводящий триггер 38 из исходного .нулевого состояния в единичное, ключ 6 закрывается. Кодо вая комбинация из регистра 9 по параллельным выходам записывается в регистр 37., Выходной-сигнал счетчика 35 через элемент ИЛИ 36 и элемент 45 задержки (время задержки определяется необходимым временем для записи из81 8 7 11282 блока коррекции в регистр 9 кода кор. рекции) подается на управляющий вход генератора 48 тактовых импульсов, Последний начинает генерировать тактовые импульсы, считывающие кодовую комбинацию из регистра 37 на вход триггера 40 (его исходное состояние ."1"), При этом в счетчике 47 подсчитывается количество тактовых импульсов генератора 48.10Изменяют состояние триггера 40 только единичные выходные символы регистра 37. Если после считывания из регистра 37 всех символов триггер 40 оказывается в нулевом состоянии, то это означает, что вес кодовой комбинации нечетен, В противном случае, когда триггер 40 оказывается в единичном состоянии, вес четный. Импульс переполнения (номер его на единицу превышает значность кода). с выхода счетчика 47 останавливает генератор 48 тактовых импульсов и открывает ключ 43. Если вес кодовой комбинации нечетный, то на вьжоде триггера 40 нет сигнала. Через время, определяемое элементом 46 задержки, выходной сигнал счетчика 47 приводит в исходное состояние триггеры 39, 41 и 44. Если вес кодовой ком 30 бинации четный, то на выходе триггера 40 формируется сигнал, который через открытый импульсом переполнения счетчика 47 ключ 43 подается на входы триггеров 39 и 41, открывая ключи соответственно 42 и 44, и на управляющий вход регистра 9 для считьвания из него через открытый ключ 42 кодовой комбинации на выход приемника, Время задержки в элементе 46 задержки определяется временем, необхо. 4 О димым для считывания кодовой комбинации из регистра 9 йа выход приемника. Сигнал с выхода элемента 46 задержки через открытый ключ 44 в качестве сигнала "Общий сброс" устанавливает все регистры, триггеры и элементы памяти приемника в исходное состояние.В блок 19 коррекции с выходов регистра 13 поступает двоичный код кор-О рекции единичного веса. Двоичные сигналы, открывая ключи 50, приходят на входы блоков 3, 4 и 14, а также на входы инверторов 51, на другие входы которых подаются сигналы с соответст- вующих выходов регистра 9, На выходах инверторов 51 формируются двоичные сигналы, записываемые в регистр 9. При этом в регистр 9 записываетсядвоичная кодовая комбинация, которая отличается от исходной кодовой комбинации в одном разряде, номер которогосовпадает с номером наименьшего сим вола в исходной комбинации.Устройство работает следующим образом.На вхоц демодулятора 1 поступает паритетный сигнал с избыточностью. На выходе демодулятора 1 формируетсяаналоговый разностный сигнал. Каждыйэлементарный сигнал с выхода демодулятора 1 поступает на вход аналогоцифрового преобразователя 2, й котором преобразуется в выходной дискрет.ный, запоминаемый в,блоке 3 памяти.После того, как демодулятором 1 обработаны все входные элементарные сигналы, в блоке 3 памяти записываетсявся исходная кодовая комбинация. Пос. ле записи в блок 3 памяти последнего сигнала на выходе блока 4 формируется управляющий сигнал, запускающий генератор 17 тактовых импульсов. Так. товые импульсы, вырабатываемые генератором 17, подсчитьваются в счетчиках 15 и 16, через элемент 18 задержки считывают (с регенерацией) из бло. ка 3 памяти исходную кодовую комбинацию. В счетчиках 15 и 16 при этом формируется текущий код номера считы. ваемого сигнала,В пороговом блоке 5 кодовая комбинация преобразуется в двоичную кодовую комбинацию, которая через открытый ключ 6 подается в регистр 9 (пос. ле этого по управляющему сигналу изблока 14 ключ 6 закрывается), и, несчитываясь из него, записывается врегистр 37 анализатора 14. Если ко" личество единичных символов в комбинации четко, то по управляющему сигналу иэ анализатора 14 она считывается на выход приемника, после чеговсе элементы приемника по сигналуобщего сброса из анализатора 14 приводятся в исходное состояниеЕсликоличество двоичных единичных символов нечетно, то комбинация продолжает храниться в регистре 9. Двоичнаякодовая комбинация выдается также изблока 3 памяти на вход логическогоблока 7, С выхода последнего на управляющий вход блока 8 ключей вьщается управляющий сигнал в те моментывремени, когда очередной поступившийс выхода блока 3 в блок 7 сигнал ока.зывается меньше предыдущего,хранимо9 11282 го в блоке 7. По управляющему сигна-, лу ключи блока 8 открываются, и двоичный код этого наименьшего символа записывается в регистр 1 О. После считывания из блока 3 памяти всех символов кодовой комбинации в регистре 10 записан двоичный код номера меньшего.из символов комбинации. В этот момент времени на выходе счетчика 15 появляется управлякщий сигнал, по ко торому логический блок 7 возвращается в исходное. состояние, в блоке 4 вырабатывается сигнал запуска генератора 17 тактовых импульсов, и открываются ключи в блоке 11. Через откры тые ключи блока 11 из регистра 10 считывается двоичный код наименьшего символа. Этот код с помощью дешифратора 12 преобразуется в позиционный код (в двоичную кодовую комбинацию 20 единичного веса). В этой комбинации двоичный символ находится .в том разряде, номер которого соответствует номеру наименьшего символа исходнойкомбинации. Код коррекции записывает. 25 ся в регистр 13, считываясь из которого он поступает через блок 19 коррекции в регистр 9, из которого в .блок 19 подается йараллельный код ис" ходной комбинации. С учетом этой информации на выходах блока 19, соединенных с входами блока 9, формируется такой код коррекции, .который, записываясь в регистр 9, приводит к о формированию двоичной кодовой комби 35 нации, отличающейся от исходной в . разряде,.номер которого соответствует номеру наименьшего символа исходной комбинации. При этом откорректированная комбинация записывается в 40 регистр 9 кодом коррекции из блока 81 О19 и с выходов регистра 9 подается в анализатор 14.Если в результате анализа окажет-. ся что вес исходной кодовой комби- . ,нации четный, то она по управляющему сигналу из блока 14 в блок 9 считывается на выход устройства, после чего на выходе анализатора 14 формируется сигнал "Общий сброс", по которому все элементы памяти устройства приводятся в исходное состояние. В противном случае (вес комбинаций нечетный) кой" бинация продолжает храниться в регис. тре 9,Далее с помощью генератора 17 на чинается повторное считывание информации из блока 3 памяти только на вход логического блока 7 (ключ 6 закрыт); Всеописанные операции повто;ряются до тех пор, пока в регистр 9 не будет записана двоичная кодовая комбинация с четным весом. После ее выдачи на выход устройства все элементы памяти возвращаются в исходное состояние по сигналу "Общий сброс" из анализатора 14. Приемник готов к обработке следующего избыточного паритетного сигнала.В отличие от известного предлага" емое устройство позволяет принимать в целом паритетные сигналы.Технические преимущества изобрете ния по сравнению с базовым объектом заключаются в том, что приемник полностью использует корректирующие свойства кодов .с проверкой на чет" ность для исправления ошибочно принимаемых паритетных сигналов,Кроме того, предлагаемое устройство проще известного, так как не содержит блок памяти и вычислительный блок;.