Цифровой адаптивный корректор дискретного сигнала

СНИХСНИХ СОЮЗ СОВЕТСООИАЛИСТРЕСПУБЛИН 09) И а) Н 0 СССР ТНРЫТИЙОСУДАРСТВЕННЦЙ НОМИТЕ ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ИСАНИЕ ИЗОБРЕТЕН Н АВТОРСКОМУ СВИДЕТЕЛЬСТВУ 35 Г.И(21) 3359681/09 выходы подключены к второму входу (22) 26.11.81 рреляции (46) 23.09.83. Бюл. й ла двухканального аналого-циФрового (72) С,В.Стукалов, Л. зраильсрн . , преобразования подключен к другому и Л,А.Гельбрас входу блока программного управления, (53) 621.395.664(088.8) , о т л и ч а ю щ и й с я тем, что,с целью повышения, помехоустойчивоИ 3633105,:сти и скорости настройки корректорапутем реализации среднеквадратично-идетельств го алгоритма настройки в него ввеВ 3/04, 1 дены формирователь кода эталонногосигнала, первый, второй и третий ком-.мутаторы, при этом выход формирова"(54)(57) ЦИФРОВОЙ АДАПТИВНЫЙ КОРРЕК- теля кода. эталонного сигнала соеди- ТОР ДИСКРЕТНОГО СИГНАЛА, содержащий нен с первым входом первого комму- последовательно соединенные узел татора, второй вход которого соедидвухканального аналого-цифрового пре нен со вторым выходом блока програмобразования,.блок памяти выборок много управления, третий выход кои блок умножения, причем входы узла торого подключен к первому входу двухканального аналого-цифрового второго коммутатора, второй вход копреобразования являются аналоговы- торого соединен с выходом блока памями входами устройства, тактовым вхо" ти коэффициентов передачи, а третий и дом которого является вход блока про;четвертый входы. которых соединены граммного управления, первый выход с выходом первого коммутатора, выход которого подключен к первому входублока умножения подключен к третье- блока корреляции, к второму входу бло-. му входу первого коммутатора, и чека памяти выборок, к первым входам . рез третий коммутатор подключен к первого.и второго сумматоров и бло- -, третьему входу блока корреляции, четка памяти коэффициентов передачи, вертый вход которого соединен со другой вход которого соединен с выхо.- вторым выходом блока памяти выбодом блока корреляцив, первые выходырок, а четвертый выход блока пропервого и второго сумматоров явля- граммного управления подключен ются выходами устройства, а вторые . к другому входу третьего комм.ляются выходами устройства, а вторые выходы подключены к второмувходу блока корреляции, другой выход узла двухканального аналогоцифрового преобразования подключенк другому входу блока программного управления 2.Однако известное устройство имеет недостаточную помехоустойчивость10 и дальность передачи сигналов дан"ных, и недостаточную скорость на-стройки.Цель изобретения - повышение помехоустойчивости и скорости настрой"15 ки корректора путем реализации среднеквадратичного алгоритма настройки.Поставленная цель достигается тем,что в цифровой адаптивный корректордискретного сигнала, :одержащий по"10 следовательно соединенные узел двухканального аналого-цифрового преобразования, блок памяти выборок и блок м умножения, причем входы узла двухканального аналого-цифрового преобра 25 зования являются аналоговыми входами устройства, тактовым входом которого является вход блока программно"го управления, первый выход которо"го подключен к первому входу блокакорреляции, ко второму входу блокапамяти выборок,к первым входам первого и второго сумматоров и блока памяти коэффициентов передачи, другойвход которого соединен с выходом блока корреляции, первые выходы первого35и второго сумматоров являются выхода"ми устройства, а вторые выходы под"ключены к второму входу блока корреляции, другой выход узла двухканаль.49ного аналого-,цифрового преобразования подключен к другому входу блокапрограммного управления, введены формирователь кода эталонного сигнала,первый, второй и третий коммутаторы,45при этом выход формирователя кода эталонного сигнала соединен с первымвходом первого коммутатора, второйвход которого соединен со вторым выходом блока программного управления,третий выход которого подключен кпервому входу второго коммутатора,второй вход которого соединен.;с выходом блока памяти коэффициентов перем дачи, а третий и четвертый входыподключены к третьим выходам первого и второго сумматоров, вторые входы которых соединены с выходом первого коммутатора, выход блока умножения подключен к третьему входу перво 4Изобретение относится к электросвязи и другим областям, связанными с приемом модулированных сигналов данных, передаваемых по каналам тональной частоты (ТЧ), и предназна" чено для коррекции межсимвольной интерференции ИСИ в модулированных сигналах, сформированных однополосными или двухполосяыми многопозиционными методами модуляции.Известен цифровой адаптивный корректор дискретного сигналасодержа" щий последовательно соединенные аналого-циФровой преобразователь (АЦП), блок памяти выборок и арифметический блок, состоящий из блока умножения и сумматора, причем входы ,АЦП являются аналоговыми входами корректора, тактовый вход которого является входом программного блока, второй вход которого подключен к другому выходу АЦП, а тактовый выход программного блока подключен к входа блока памяти выборокарифметического блока и блока памяти коэффициентов передачи, выход которого подключен к третьему входу арифметичес" кого блока, один выход которого является выходом устройства, а другой подключен к третьему. входу блока памяти выборок, другой выход которого через блок корреляции подклю" чен к другому входу блока памяти, коэффициентов 11.Однако в этом корректоре недостаточны помехоустойчивость данных сигналов и скорость. настройки, так как в нем используется знаковый алгоритм настройки корректора,Наиболее близким к изобретению является цифровой адаптивный коррек. тор дискретного сигнала, содержащий последовательно соединенные узел двухканального аналого-цифрового преобразования, блок памяти выборок и блок умножения, причем входы узла двухканального аналого-цифрового преобразования являются аналоговыми входами устройства, тактовым входом которого является вход блока про граммного управления, первый выход которого подключен к первому входу блока корреляции, ко второму входу блока памяти выборок, к первым входа первого и второго сумматоров и бло" ка памяти коэффициентов передачи, другой вход которого соединен с выходом блока корреляции, первые выходы первого и второго сумматоров яв" 10 М 3830 3го коммутатора, и через третий коммутатор подключен к третьему входу блока корреляции, четвертый вход которого соединен со вторым выходом блока памяти выборок, а четвертый выход блока программного. управления подключен к другому входу третьего коммутатора.На фиг. 1 приведена структурная электрическая схема цифрового адап" .Отивного корректора; на фиг. 2 - мас" сивы коэффициентов и выборок.Цифровой адаптивный корректор дискретного сигнала содержит приемник 1, адаптивный корректор 2, узел 3 .15 двухканального аналого-цифрового преобразования, блок Ц программного управления, блок 5 памяти выборок, блок б корреляции, блок 7 памяти коэффициентов передачи, формирователь 20 8 кода эталонных сигналов, блок 9 умножения, коммутаторы 10-12, сумматоры 13 и 14.Цифровой адаптивный корректор дискретного сигнала работает следу" 25 ющим образом.ЛцАналоговые сигналы Д, и а с выходов демодуляторов приемника 1 посту" пают на узел 3 двухканального аналого-цифрового преобразования, где производится стробирование этих сигналов в отсчетные моменты .времени, запоминание и хранение амплитуд полученных напряжений выборок и преоб" разование этих напряжений в О -раз"35 рядные кодовые числа. Процесс преобразования осуществляется так, .что сначала преобразуется сигнал Ь; с выхода первого демодулятора, а затем сигнал ; с выхода второго демодуля йтора (не показаны) приемника 1. В та" кой же очередности производится запись в блок 5 памяти выборок двухраэрядных чисел выборок, полученных в результате преобразования. После окончания 45 процесса преобразования в,узле 3 формируется сигнал "Пуск" и блок 4 вырабатывает сигналы, необходимые для работы блока 5 памяти выборок и блока 7 памяти коэффициентов передачи, и сумматоров 13 и 14. В это время50 коммутаторы 10-12 установлены в исходное положение при котором блок 7 памяти коэффициентов передачи подключен к блоку 9 умножения, выход блока 9 умножения подключен к сумматорам 55 13 и 14, и на вход блока 6 корреляции через коммутатор 12 сигнал от блока 9 умножения не поступает. На основании принятого среднеквад; ратичного алгоритма настройки сигналы управления для изменения коэффици" ентов передачи регуляторов отводов адаптивного корректора 2 вырабатываются в блоке 6 корреляции всоответствии со следующими выражениями:При компенсации собственного мешающего влиянияЬ; =ео. а (1)9 пе э 9 ва з 9 паз 9 пз, з 9 пе з 9 пао+ з 9 па 1. (4)При компенсации перекрестного мешающего влияния(5)9з 9 пЬ"; з 9 пе з 9 па з 9 па," (6)з 9 пЬ;вз 9 пеФеяпа +з 9 па;В выражениях (1)-(8) приняты следу" ющие обозначения:з 9 па и з 9 па - знак проекции сигнала, подверженного мешающему влиянию, на ортогональные когерентные колебания к иЮ соответственно;з 9 па и з 9 па - знак проекции сиг;(нала, создавшегомешающее влияниена ортогональныекогерентные колебания к и 1 соответЯственно;з 9 пе и з 9 пе знак отклоненияо опроекции амплитудыоткорректированного сигнала от номинала на когерентные.колебания к и (.Ясоответственно;е и ео -. величина отклонения амплитуды откорректированногосигнала от номинала на когерентные колебания йиЯ,соответственно;а; и а. - величина проекции4сигнала, создавше.го мешающее влия-ние, на когерентные колебания йи О. соответственно.1043830 . Ф 5 1 О 15 В случае передачи сигналов данных двухполосными или однополосными(при приеме на центральной частотеспектра) методами модуляций массивы коэффициентов и выборок в блоке 5 памяти выборок и блока 7 памяти коэффициентов передачи после окончания преобразования в узле 3 располагаются друг относительно дру.га так, как это изображено на фиг.2 а, где приняты следующиеобозначения;Р - коэффициент передачи регулятора по перекрестной связи;.1( - коэффициент передачи регуля,"тора по прямой связи;о.индекс знакового разряда;1 - количество разрядов в кодовомчисле, отображающем модулькоэффициента передачи регуля:тора отвода и модуль выборки(п=1+1);т - номер отвода слева от цент"рального;в - номер отвода справа от центрального;г .- выборка сигнала.с выхода первого (синфазного) демодулятоРа;ц - выборка сигнала с выхода второго (квадратурного) демодулятора.По командам. блока 4 из блока 5памяти выборок непосредственно, а из блока 7 памяти коэффициентов пе редачи через второй коммутатор 11 на блок 9 умножения поступают два кодо вых числа, соответствующие модулям и полярностям кодов выборки и коэффициента передачи соответствующего отвода корректора 2Причем сначала в блок 9 умножения поступает код вы-. борки синфаэного демодулятора.,: а затем код выборки квадратурного демодулятора приемника 1 для умноженияна один и тот же коэффициент. пере.дачи регулятора отвода корректора 2. Полученные произведения двух пар чи,сел передаются через коммутатор 1 О.(5), (7) определяется величина изменения коэффициента передачи, а наосновании выражений (2), (4), (6),(8) ." знак этого изменения,1Коэффициенты передачи регуляторов отводов записываются в блок 7 памяти коэффициентов передачи. одновременно на входы сумматрров 13 и 14. Однако операции суммирования производятся раздельно для синфазных и квадратурных сигналов, в соответствии с сигналами управления, поступающими иэ программного блока 4 в каждый из сумматоров 13 и 14 соответственно.Затем покоманде программного блока 4-иэ блоков 5. памяти выборок и блока 7 памяти коэффициентов пе" редачи,на вход блока 9 умножения по" даются кодовые числа, соответствующие операциям со следующих отводов корректора 2. Получейные произведе" ния алгебраически суммируются всум-маторах 13 и 14 с числами, хранящимися в них от предыдущей команды программногоблока 4, Этот процесс будет продолжаться до тех пор, пока в сумматорах 13 и 14 не будут записаны суммы, полученные в результате суммирования произведений кодов вы борок и коэффициентов передачи регуляторов по прямой связи для всех отводов корректора 2. По окончании этого процесса массивы коэффициентов и выборок в блоках 4 и 7. памяти будут располагаться так как это .представлено .на Фиг. 26.Далее, процесс умножения кодов коэффициентов передачи по перекрестной связи и выборок и последовательного суммирования произведенийЪ повторяется аналогично. . После окончания, этого процесса результирующие суммы с выходов сумма"торов 13 и 1:4 поступают в приемник.1 для декодирования и формирования сигналов управления корректором 2. Затем по команде программного блока 4 коммутатор 1 О отключает выход блока 9 умножения от входов сумматоров13 и 14 и подключает. ко входам сум маторов 13 и 14 формирователь 8 ко- .да эталонного сигнала. Формирователь8 кода эталонного сигнала преобразует сигналы управления, вырабатываемые в приемнике 1 и определяющиенормированное значение амплитудФоткорректированных сигналов ао и ана выходах сумматоров 13 и 14, в два1"разрядных кодовых числа 1 а 1 иа . В сумматорах 13 и 14 формируют"ся сигналы, отображающие величиныоаибки 1 . и 11 ф в соответствии с вы.ражениями1."1-1 й" 11 фЮ - )афт (1 О)Затем по команде программногоблока 4 выход блока 9 умножения че.рез коммутатор. 12 подключается к бло.ку 6 корреляции, а коммутатор 11 отключает блок 7 памяти коэффициентов.передачи от блока 9 умножения и навход .последйего подключает требуемыйсигнал ошибки 1 О или 1 . В блоке 9 1 вЯ,умножения производится последователь.: ное умножение кодовых чисел выборокна кодовое числосоответствующеетребуемому значению сигнала ошибки1 или 1 . Полученные произведения,Язнак которых выбирается в соответствии с выражениями (2), (4), (6),. в блоках,5 памяти выборок и блока 7.памяти коэффициентов передачи располатаются так, как изображено.нафиг. 2 а Далее по командам программного блока 4 снова начинают работать блоки 5 памяти выборок и. блок 7 памяти коэффициентов, передачи, но сигналы управления .на сумма-.торы 13 и 14 не поступают. При 830 8этом осуществляется изменение коэф фициентов передачи регуляторов отводов в соответствии с формулами (1)-(8). Процесс, повторяется до тех пор, пока в блоке 7 памяти коэффициентов передачи не будут записаны новые значения коэффициентов: передачи регуляторов по прямым и перекрестным связям для всех отводов корректора 2.После этого по команде программно. го блока 4 коммутаторы 10-12 устанавливаются в исходное положение до поступления следующих элемежтов сигнала на вход блока 3 корректора 2. В процессе настройки корректора 2 в блоке 7 памяти коэффициентов переда" чи записываются такие числа коэффициентов передачи для регуляторов от-водов, при которых величина МСИ ми" нимальна.Поскольку при изменении коэффици" ентов передачи учитывается не только направление, изменения, но и величина сигналов ошибки, определяемая выражениями (9) и (103, то процесс коррекции существенно ускоряется, повышается точность коррекции, а так же допустимая величина исходных искажений характеристик канала ТЧ, что эквивалентно увеличению дальности передачи сигналов. данных.