Устройство для контроля оконечных блоков системы передачи данных

Союз СоветскихСоциалистическихРеспубпик ОП ИСАНИЕИЗОБРЕТЕН ИЯК АВТОРСКОМУ СВИДЕТЕЛЬСТВУ и 750748(23) Приоритет по делам изооретеиий и открытий(54) УСТРОЙСТВО ДЛЯ КОНТРОЛЯ ОКОНЕЧНЫХ БЛОКОВ СИСТЕМЫ ПЕРЕДАЧИ ДАННЫХИзобретение относится к радиотехнике и может использоваться для обмена информацией между блоками радиотехнических систем и процессорами.Известно устройство для контроля оконеч 5 ных блоков системы передачи данных, содержащее последовательно соединенные генератор импульсов и датчик адресного сигнала, выход которого подключен ко входам оконечных блоков, каждый из которых состоит из дешифратора адресов, элемента памяти и коммутатора, выходы которого подключены к информационным входам элемента памяти, управляющие входы которого соединены с управляющими входами коммутатора и выходами дешифратора адресов, вход которого является входом оконечного устройства 11. Однако известное устройство не обеспечивает точность контроля целостности соединительных линий и информационной шины как на короткое замыкание, так и на обрыв.Цель изобретения - повышение точности контроля. Для этого в устройство для контроля оконечных блоков системы передачи данных, содержащее последовательно соединенные генера. тор импульсов и датчик адресного сигнала, выход которого подключен ко входам оконечных блоков, каждый из которых состоит из дешифратора адресов, элемента памяти и коммутатора, выходы которого подключены к информационным входам элемента памяти, управ. ляющие входы которого соединены с управляющими входами коммутатора и выходами дешифратора адресов, вход которого является входом оконечного устройства, введены дешифратор контрольного адреса, счетчик циклов, два клю. ча, усилитель, блок сравнения кодов и последо. вательно соединенные первый элемент И, сум. матор по модулю два, второй элемент И и регистр, выход которого подключен к первому входу первого ключа, выход которого соединен со входом счетчика циклов, выход которого подключен к первому входу второго ключа, входу первого элемента И и первому входу блока сравнения кодов, второй вход которого соединен с выходом усилителя, при этом выход51 О152 О 25 40 45 5 О 55 датчика адресного сигнала подключен ко входудешифратора контрольного адресавыход кото.рого соединен со вторьпи входом регистра и вторыми входами первого и второго ключа, вы.ход которого подключен ко входу усилл 1 еляа в каждый оконечный блок введен элементИ, входы которого соецинены с информационными входами элемента памяти, причем выходы элементов И оконечных блоков подключены ко второму вхочу сумматора по модулюдва.На чертеже изображена структурная электрическая схема устройства для контроля оконеч,ных блоков системы передачи данных.Устройство содержит генератор импульсов 1,датчик адресного сигнала 2, дешифратор кон.трольного адреса 3, счетчик циклов 4, дваключа 5 и 6, усилитель 7, блок сравнениякодов 8, первый элемент И 9, сумматор помодулю два 10, второй элемент И 11, регистр12, два оконечных блока 13 и 14, каждый изкоторых состоит из дешифратора адресов 15и 16, элемента памяти 17 и 18, коммутатора19 и 20, элемента И 21 и 22, а также информационная шина 23.Устройство для конроля оконечных блоковсистемы передачи данных работает следующимобразом.В каждом цикле дешифратор контрольногоадреса 3 дешифрирует контрольный адрес, Этотадрес (при условии, что с регистра 12 поступает сигнал исправности через ключ 5) поступает на вход счетчика циклов 4, который меняет код на своем выхоце от цикла к циклуКод с выхода счетчика циклов 4 через ключ6 и усилитель 7 поступает в информационнуюшину 23 и на один из входов блока сравнениякодов З.,Пругой вход блока сравнения кодов8 подключен непосредственно к выходу счетчика циклов 4. В случае, если хотя бы два провода информационной шины 23 окажутся закороченными между собой или какой-либо проводокажется соединенным с корпусом, то в процессе счета наступит такое состояние счетчикациклов 4, когда нарушится соответствие междупередаваемым кодом с выхода счетчика циклов4 и переданным кодом на выходе усилителя 7.В этом случае на выходе блока сравнения кодов8 появится сигнал неисправности на короткоезамыкание. Этот сигнал пройдет по второмуэлементу И 11 и зафиксируется на регистр 12импульсом контрольного адреса, поступаюшимс выхода дешифратора контрольного адреса 3,Сигнал с выхода регистра 12 закроет ключ 5 исчетчик циклов 4 остановится в положении, вкотором обнаружится неисправность на короткое замыкание,При отсутствии неисправности на короткоезамыкание в процессе счета счетчик циклов 4 достигает состояния максимального кода (единиц по всем разрядам). В этом случае, есщ в одном из оконечных блоков 13 или 14 произойдет обрглв соединительного провода информационной шины 23, то не выполнится условие совпадения единиц по всем входам на элементах И 21 или 22 и на их выходах появится сигнал неисправности на обрыв. При этом нарушится соответствие между выходом первого элемента И 9 и выходами элементов И 21 или И 22 оконечных блоков 13 или 14. Указанное несоответствие выявится на сумматоре ло модулю два 10 и на его выходе появит. ся сигнал обрыва, который через второй элемент И 11 также будет зафиксирован на регистре 12. Появление неисправности на обрыв, также как и появление неисправности на короткое замыкание, приведет к тому, что на выходе регистра 12 сформируется сигнал обгцей неисправности. Этот сигнал закроет ключ 5 и остановит счетчик циклов 4 в состоянии, при котором обнаружен обрыв соединительной линии информационной шины 23 в одном из оконечных блоков 3 или 14.Формула изобретенияУстройство для контроля оконечных блоковсистемы передачи данных, содержащее последовательно соединенные генератор импульсов и датчик адресного сигнала, выход которого подключен ко входам оконечных блоков, каждый из которых состоит из дешифратора адресов, элемента памяти и коммутатора, выходы которого подключены к информационным входам элемента памяти, управляюшие входы которого соединены с управляющими входами коммута.тора и выходами дешифратора адресов, вход которого является входом оконечного устрой. ства, о т л и ч а ю ш е е с я тем, что, с целью повышения точности контроля, введены дешифратор контрольного адреса, счетчик циклов, два ключа, усилитель, блок сравнения кодов и последовательно соединенные первый элемент И, сумматор ло модулю два, второй элемент И и регистр, выход которого подключен к первому входу первого ключа, выход которого соединен со входом счетчика циклов, выход которого подключен к первому входу второго ключавходу первого элемента И и первому входу блока сравнения кодов, второй вход которого соединен с выходом усилителя, при этом выход датчика адресного сигнала подКлючен ко входу дешифратора контрольного адреса, выход которого соединен со вторым входом регистра и вторыми входами первого и второго ключа, выход которого подключен750748 ИПИ Заказ 4673/47 Тираж 72 Подписи иал ППП "Патент", г. Ужгород, ул, Проектная, 4 5ко входу усилителя, а в каждый оконечный блок введен элемент И, входы которого сое.динены с информационными входами элемента памяти, причем выходы элементов И оконеч. ных блоков подключены ко второму входу сумматора по модулю два. 6Источники информации,принятые во внимание при экспертизе1, Нику И. Д, ."Стандартные сопряжениявнешних устройств микропроцессоров" сбор.ннк ТИИЭР "Техника и применение микро.процессоров", т, 64, 1976, с, 82 - 85 (прототип)