Динамический делитель напряжения

СОЮЗ СОВЕТСНИХСОЦИАЛИСТИЧЕСНИХРеспУБлин 09) ИИ 350 Н 03 К 13/02Ф ФОПИСАНИЕ ИЗОБРЕТЕН АВТОРСКОМУ СВИДЕТЕЛЬСТВУ ГОСУДАРСТВЕННЫЙ НОМИТЕТ СССРПО делАм изОБРЕтений и О)нРытий(54)(57) 1. ДИНАИИЧЕСКИЙ ДЕЛИТЕЛЬ НАПРЯЖЕНИЯ, содержащий резисторы, одни выводы которых присоединены к выходной шине, а другие выводы подключены к выходам управляемых ключей,первые и вторые входы которых присоединены к первой и второй шинам соответственно, а входы управления управляемых ключей подключены к выходам блока Формирования кодов, о тл и ч а ю щ и й с я. тем, что, с целью упрощения конструкции при реализации больших коэффициентов деления, снижения времени осреднения и . повышения точности, в него введены два дополнительных управляемых ключа, первые и вторые выходы которых присоединены к первой и второй шинам, вход одного дополнительного управляемого ключа присоединен к первой входной клемме, вход другого дополнительного управляемого ключа подключен к второй входнои клемме, а входы управления двух дополнительных управляемых ключей присоединены к допол". нительному выходу блока формирования кодов.1002, Делитель напряжения по п. 1, о т л и ч а ю щ и й с я тем, что блок формирования кодов содержит задающий генератор, выход которого присоединен к входу счетчика, выход которого подключен к входу дешифратора, а выходные шины. дешифратора, за исключением последней, соединены с входами элементов согласования, последняя выходная шина дешифратора подключена к одному входу элемента ИЛИ и счетному входу первого триггера, выход которого присоединен к входу дополнительного элемента согла. сования, а вход последнего элемента согласования присоединен к выходу эле. мента ИЛЙ, другой вход которого под 8903ключен к выходу элемента И, один вход которого присоединен к инверсному выходу второго триггера, счетный вход которого подключен к другому входу элемента И и предпоследней выходной шине дЕшифратора, а прямой выход второго триггера подключен к установочному входу первого триггера и входу блока формирования одиночного импульса, выход которого подключен кустановочному входу счетчика, выходы элементов согласования являются выходами блока формирования кодов, авыход дополнительного элемента согласования является дополнительным выходом блока формирования ко -дов, Изобретение относится к измерительной технике, а именно к делителямнапряжения динамического типа, и может быть использовано в качествеотдельного делителя напряжения высокого класса точности либо д составе преобразователя код - среднеезначение напряжения,Известны преобразователи кода вмгновенное значение напряжения после фдовательного и параллельного типа,которые содержат резисторы, управляе"мые ключи и блок формирования кодов.При поступлении управляющих сигналовс выхода блока формирования кодов происходит переключение соответствующихключей, образующих из резисторов схему делителя напряжения, При изменении управляющего кода изменяетсясоотношение плеч делителя, что обеспечивает изменение выходного напряжения 1,Недостаток указанных устройствзаключается в том, что коэффициентделения зависит от величин сопротивлений резисторов, кроме того, дляполучения большого коэффициента деле.ния необходимо большое количестворезисторов и управляющих ключей,Наиболее близким к предлагаемомуявляется динамический делитель напряжения, содержащий резисторы, однивыводы которых присоединены к выходной шине, а другие подключены к выходам управляемых ключей, входы которых соединены с первой и второй ши. нами, а входы управления присоединены к выходам блока Формирования кодов. В исходном состоянии все резисторы через ключи подключены к второй шине, которая является общей. Входное напряжение подключается к первой и второй шинам. При поступлении управляющих кодов последовательно переключаются все ключи и каждый из резисторов поочередно в течение одного цикла через ключ подключается к первой шине. При этом среднее значение входного напряжения за общее время переключений оказывается меньше входного в количество раз, равное числу циклов, Благодаря циклическому переключению резисторов делителя и осреднению выходного напряжения устраняется. погрешность от нестабильности резисторов, а коэффициент деления определяется только структурой и режимом работы делителя и не зависит от сопротивления резисторов делителя 23.Максимальный коэффициент деления известного динамического делителя равен числу резисторов, причем для их переключения необходимо такое же количество управляемых ключей, Недостатками известного делителя являются1008903 4 3сложность конструкции при реализациибольших коэффициентов деления и боль-.шое время осреднения, Кроме того,на точность коэффициента деления влияет неидеальность характеристик большого количества клюцей,Цель изобретения " упрощение конст.рукции при реализации больших коэфсфициентов деления, снижение времениФосреднения и повышение тоцности. 10Указанная цель дос-игается тем,что вдинамицеский делитель напряжения,содержащий резисторы, одни выводыкоторых присоединены к выходной шине,1а другие выводы подключены к выходам управляемых ключей; первые ивторые входы которых присоединенык первой и второй шинам соответственно, а входы управления управляе.мых ключей подключены к выходам блока формирования кодов, введены два до полнительных управляемыхключа,первыеи вторые выходы которых присоединенык первой и второй шинам; вход одногодополнительного. управляемого клюца.присоединен к первой входной клемме,вход другого дополнительного управ- .ляемого ключа подключен к второйвходной клемме, а входы управлениядвух дополнительных управляемых клю 30цей присоединены к дополнительномувыходу блока формирования кодов.Блок формирования кодов содержитзадающий генератор, выход которогоприсоединен к входу счетчика, вы- З 5ход которого подключен к входу дешифратора, а выходные шины дешифратора, за исключением последней, соединены с входами элементов согласования, последняя выходная шина дешиф-: 4 цратора подключена к одному входу элемента ИЛИ и счетному входу первоготриггера, выход которого присоединенк входу дополнительйого элемента .согласования, а вход последнего злемен- фта согласования присоединен к выходуэлемента ИЛИ, другой вход которогоподключен к выходу элемента И, одинвход которого присоединен к инверсному выходу второго триггера, счетный вход которого подклюцен к другому входу схемы И и предпоследней выходной шине дешифратора, а прямойвыход второго триггера подключен кустановочному входу первого триггераи входу блока формирования одиночного импульса, выход которого подключен к установочному входу сцетцика, выходы элементов согласования являются выходами блока формирования кодов, а выход дополнительного элемента согласования является дополнительным выходом блока формирования кодов.На чертеже приведена схема предлагаемого динамицеского делителя напряжения.Делитель напряжения содержит резисторы 1-1-1-П, выходную шину 2, управляемые ключи 3-1 - 3- й, первую шину 4, вторую шину 5, дополнительные управляемые ключи 6 и 7, входные клеммы 8 и 9, блок 10 формирования, кодов, дополнительный выход 11 блока формирования кодов, задающий генератор 12, сцетцик 13, дешифратор последнюю выходную шину 15 дешифратора, элементы 16- 1 - 16-Н согласования, элемент ИЛИ 17, первый триггер 18, дополнительный элемент 19 согласования, элемент И 20, второй триггер 21, блок 22 формирования одиночного импульса.Одни выводы резисторов 1-1 - 1-и присоединены квыходной шине 2,а дру- . гие-подклюцены к выходам управляемых клюцей 3-1 - 3- П, первые и вторые входы которых присоединень 1 к первой и второй шинам 4 и .5 соответственно, к которым также подключены первые и вторые выходы двух дополнительных управляемых ключей 6 и 7, входы кото-рых соединены с первой и второй входными клеммами 8 и 9 соответственно,входы управления управляемых ключей 3-1 " 3-И подключены к выходам блока 10 формирования кодов, а входы управления двух дополнительных управляемых ключей 6 и 7 присоединены к дополнительному выходу 11 блока 10 формирования кодов, в состав которого входит задающий генератор 12, выход которого подключен к входу счетчика 13, выход которого подключен к входу дешифратора 14, выходные шины дешифратора 14 .за исключением последней шийы 15 соединены с входами/элементов 16-1 - 16-11 согласования, последняя выходная шина 15 дешифра-. тора 14 подключена к одному входу элемента ИЛИ 17 и счетному входу первого триггера 18, выход -которога присоединен к входу допорйительного эле-. мента 19 согласовани 4, а вход последнего элемента 16 согласования присое-.10089 03 4ключей. Управление ключами 3-1 - 3-8,а также дополнительными ключами би 7 осуществляется подачей кодов свыхода блока 10 формирования кодов.В общем случае связь между выход.ным напряжением и напряжением междупервой и второй шинами 4 и 5 можетбыть представлена в виде(г."о 1 кг )3 к п сопротивление резистора 1 ми, и с; = 0, если резис(1=1 2, Зп); тор Кне подключен между коэффициент Ю= 1, если первой 4 и выходной 2 ширезистор В подключен междунами.первой 4 и выходной 2 шина- Упростив выражение (2) получаем1 гЯэ" Кп+фг 1 Р Рз Яп+(э гйп+"ф он й йг)э Япг э -3) где К" алых.=вх Рз йп з пА пф + газ пЗначение коэффициента Копре- ченным между первой и выходной шина 11деляется состоянием управляющего клю- ми 4 и 2, при этом коэффициенты Ж, ча 3-1 - 3-)1, к выходу которого в те , Ж 7 М и последовательно причение )-го цикла присоединен резис- нимают значение равное 1,тор к. При последовательном переключении ключей 3-1 - 3-11 каждый ре- За время и циклов среднее значезистор 1-1 - 1- Й поочередно в тече- ние выходного напряжения О Вы х Ср в , ние одного цикла оказывается подклю- И общем случае будет равно0(12 3 ф 0 г 13 пп 1112 л Овых,ср -д - ,И)й г 13"1 п3" и "2" 3динен к выходу элемента ИЛИ 17, дру" гой вход которой подключен к выходу элемента И 20, один вход которого присоединен к инверсному выходу второго триггера 21, счетный вход кото- й рого подключен к другому входу эле" мента И 20 и предпоследней выходной шине дешифратора 14, а прямой выход второго триггера 21 подключен к установочному входу первого триггера 18 1 ф и входу блока 22 формирования одиночного импульса ., выход которого додключен к установочному входу счетчика 13.Делитель напряжения работает следующим бразом,.Входное напряжение прикладывается к входным клеммам 8 и 9, а выходное напряжение снимается с выходной шины 2 и второй шины 5. Соот ноцение между этими напряжениями определяется структурой делителя в дан. ный момент времени, т.е. зависит от того, между какими шинами подключен тот или иной резистор 1-1 - 1-П. Одни выводы всех резисторов 1-1 1- 0 присоединены к выходной шине 2, а другие выводы могут подключаться через соответствующий ключ 3-1 - 3-П к первой или второй цинам 4 или 5 Зо в зависимости от состояния давных где ОВ, - напряжение между выходнойшиной 2 и второй 5 шинамиО вх - напряжение между первой ивторой шинами 4 и 5;,- суммарное сопротивлениерезисторов, подключенныхмежду выходной 2 и вто-,рой 5 шинами;2 в - суммарное сопротивление резисторов 1, подключенныхмежду первой и выходнойшинами 4 и 5,Если ввести коэффициентсс,1, равный 1 или 0, в зависимости от того,включен ли резистор 1 Рмежду первойи выходной 2 шинами в течение )-гоцикла или нет, то выходное напряжение делителя Оиых оказывается равным7 1008903 8Если коэффициенты в; последова- цикла м 2 = 1 д =д =д = д12 52 ИЛИ 2тельно принимают значения единицы, 0 и т,д. за время и - цикла дпричем за время первого цикла д,и = 1 = 1,Ж =Ж" =О 1 = О, то. ре"С(21=э=ГЖО,=О, за время второго зультирующая сумма и слагаемых равнаи 01 гз 1 о 21"3" о+ +Ып 11 ь "й Ф"Рзпф "з .п+" т" П а среднее значение 1 О 1 1где ОВс - среднее значение выходного напряжения за 15время и циклов при последовательном переключении ключей 3;и - количество циклов, равное числу резисторов 1. 0Выражение (5) может быть тождественно равно единице и при (и) слагаемом, если за время (и) цикла два коэффициента равны 1, а остальные-нулю, т.е. О 0 1 =Ыо 1= 1 Ф=2 = 25,.0( 21= О. При этом среднее значение равно1(7)ВЬХ,СР30 где Оь,х р - среднее значение выходного напряжения за время (и) цикла переклю .цения ключей 3 при одновременном переключении двух последних клю- З 5цей 3 на (и) цикле.В предлагаемом делителе напряжения входное напряжение овхс входных клемм 8 и 9 через дополнительные управляемые ключи 6 и 7 оказывается приложенным к первой и второй шинам 1 и 5. Исходное состояние дополнительных ключей б и 7 такое, цто на первой шине ч более высокий потенциал чем на второй шине 5, а ключи 3 ф в исходном состоянии обеспечивают подключение резисторов 1 к второй шине 5Работа делителя происходит в течение двух этапов и начинается с по следовательного поступления управляющих сигналов с выходов блока 10 формирования кодов на входы управления ключей 3-1 - 3-й. За время действия первого управляющего сигнала (пер.5 вьй цикл) срабатывает первый ключ :3-1 -3-и (на чертеже ближайший к входным клеммам 8 и 9) и резистор 1-1Ф Ь1 - и, подклюценный к его выходу, присоединен. к. первой шине ч, По окончании действия первого управляющего сигнала первый ключ 3- 1 возвращается в исходное состояние и ре" зистор 1-1, подключенный к его выходу, присоединяется к второй шине 5. Одновременно с этим на другом выходе блока 10 формирования кодов появляется управляющий сигнал, который поступает на следующий ключ 3-2, вызывая его срабатывание и т.д.При появлении управляющего сигнала на предпоследнем выходе блока 10 формирования кодов одновременно появляется управляющий сигнал и наего последнем выходе. Эти сигналы поступают на входы управления двух последних ключей 3-(Й), 3-й, которые срабатывают и подключают одновременно два последних резистора 1-(1-П); 1-11 к первой шине ч. По оконцании действия этих двух управляющих сигналов, т,е. за время (11-1)циклов переключений среднее значение выходного напряжения оказывается равнымОзх- На этом заканчивается первый ВЬВ ц,1этап работы делителя.Одновременно с возвращением двух последних ключей 3-(1-П); 3-П в исходное состояние появляется управляющий сигнал на дополнительном выходе 11 и на первом выходе блока 10 формирования кодов, С этого момента начинается второй этап работы. Сигнал с дополнительного выхода 11 вызывает срабатывание двух дополнительных ключей 6 и 7, меняющих полярность входного напряжения на первой и второй шинах ч и 5 на противоположную, а сигнал с первого. выхода вновь переключает первый ключ 3-1, По окончании действия управляющего сигнала с первого выхода появляется сигнал на втором выходе блока формирования 10 и т.д., вызывая последовательное срабатывание ключей 3-1 - 3-)1. При этом,сигнал с допол9 1008нительного выхода 11 блока 10 формирования не исчезает и дополнительные ключи 6 и 7 находятся во включенном состоянии. При появлении управляющего сигнала на предпоследнем выходе блока 10 формирования кодов наего последнем выходе управляющий сигнал отсутствует, а появляется лишьпо окончании действия сигнала с предпоследнего выхода, 1 ООдновременно с окончанием действия управляющего сигнала с последнего выхода блока 10 формирования кодов исчезает управляющий сигнал ис его дополнительного выхода 11, при 1 зэтом дополнительные ключи 6 и 7 и последний ключ 3- и возвращаются в исходное состояние. Среднее значениевыходного напряжений в данном случае за время циклов и переключений 20ВХвых.ср показывается равным ЦЗнак минус показывает, что среднеезначение определяется с обратной полярностью входного напряжения. На 2этом заканчивается второй этап работы делителя.После перехода всех ключей 3-13- й в исходное состояние вновь .появляется управляющий сигнал на первом Зввыходе блока 10 формирования одови раббта делителя повторяется,Результирующее среднее значениевыходного напРяжения ОВЬх,ср за время двух этапов, равное длительностип) и й циклов, оказывается равнымо 1"Вых.СР="ВЫХ.СР ф",ВЫХ,сР =Овх Овх вх р) 4 юо пи-)Следовательно, результирующийкоэффициент деления К предлагаемогоделителя за время осреднения, которое45складывается из длительности 2 Пциклов переключений, равен1 вхК- -о(и-). )"вых,срТаким образом, предлагаемый дийа- зфмический делитель напряжения, образо"ванный из П резисторов 1,обеспечива"ет максимальный коэффициент деления,К = 0 ,П), причем суммарное времяосреднения равно (2 П) циклам пере иключений управляемых ключей 3.Формирование управляющих сигналов вышеуказанной последователь" 903 10ности обеспечивается блоком 10 Формирования кодов. Основу блока составляют задающий генератор 12, счет. чик 13 и дешифратор 14. Элементы 16 согласования обеспечивают преобразование последовательностей логических сигналов в уровни напряжения, необходимых для управления ключами 3- 1 3-П, а логические элементы И 20, ИЛИ 17 и счетные триггеры 18 и 21 обеспечивают необходимые переключения в течение двух этапов работы,В исходном состоянии на выходе счетчика 13 находится нулевой код, сигналы на выходных шинах дешифратора 11 отсутствуют, на инверсном выходе второго триггера 21-состояние "1", а на выходе первого триггера 18- "0". При подаче сигнала запуска на вход задающего генератора 12 на его выходе появляются прямоугольные импульсы, которые поступают на вход счетчика 13, работающего в режиме сложения. По мере нарастания кода счетчика 13 последовательно появляются управляющие импульсы на выходных шинах дешифратора 14, начиная с первой (на чертеже крайняя слева). Эти сигналы через согласующие элементы 16 обеспечивают последовательное переключениеключей 3. При появлении сигнала на предпоследнем выходе дешифратора 14 одновременно переключаются два последних ключа 3-(1-П); 3-Н так как этот сигнал через открытый элемент И 20 и элементы ИЛИ 17 поступает на вход последнего согласующего элемента 16, подключенного к входу управления последнего ключа 3-П. По окончании этого сигнала (по заднему фронту) переключается второй триггер 21, блокируя элемент И 20 нулевым сигналом с инверсного выхода, а единичный сигнал с прямого выхода переключает первый триггер 18, выходной сигнал которого через дополнительный согласующий элемент 19 переключаетдва дополнительных управлявмых ключа 6 и 7 и удерживает их в этом состоянии. Одновременно единичный сигнал с выхода второго триггера 21 поступает на вход блока 22 формирования одиночного импульса, который по переднему фронту сигнала формырует одиночный импульс, устанавливающий на выходе счетчика 13 начальный код, возбуждающий первую(Заказ 2359/68 Тираж 934 Подписное ВНИИПИ Государственного комитета СССР по делам изобретений и открытий 113035, Москва, Ж, Раушская наб д,.4/5т ттт тс Филиал ППП "Патент", г. Ужгород, ул. ПроектнаяМ 11 10 выходную шину дешифратора 1 ч. На этом заканчивается первый этап формирования и начинается. второй. На втором этапе при появлении сигнала на предпоследней выходной шине дешифратора14 переключается только один ключ, так как элемент И 20 блокирован нулевым сигналом с второго триггера 21После оконцания сигнала на предпоследней шине происходит переключение второго триггера 21 в исхбдное состояние и появляется сигнал на последней выходной шине 15 дешифратора 14, который через элемент ИЛИ 17 и элемент 16 переключает последний ключ 3-И, По окончании этого сигнала ключ 3- П выключается, а по заднему Фронту сигнала первый триггер 8 возвращается в исходное состояние, обеспечивая выключение двух дополнительных управляющих ключей 6 и 7; Окончание сигнала на последней шине 15 дешифратора 14 происходит при заполнении счетчика 13 и его автоматическом возвращении в начальное со-. . стояние. На этом заканчивается второй этап работы и далее работа блока 10 формирования кодов повторяется.Формирование постоянных по длительности выходных сигналов обеспечивается за счет использования вы 08903 12сокостабильного кварцевого задающего генератора 12, счетчик 13 и дешифратор 14 представляют собой интегральные схемы, работающие в двоичном коде (К 155 ИЕ 2 и К 155 ИД 3), а в качестве триггеров выбраны счетные триггеры Т- типа (К 155 ТВ 1),Преимущества предлагаемого дийами ческого делителя напряжения - упрощение конструкции и повышение тоцностистановятся наиболее значительнымипри получении больших коэффициентовделения. Так, в известном делителе 15 напряжения для получения коэффициента деления Ку = 30 необходимо иметь30 резисторов и 30 управляемых ключей, при этом время осреднения составляет 30 циклов переключений,. В 20. предлагаемом делителе такой же коэффициент деления К. -- 30 достигаетсяпри числе резисторов равном шести иуправляемых ключей равном 8 (выраже"ние 11), а время осреднения состав ляет 11 циклов переключений. Крометого, получение среднего значения выходного напряжения, как разности средних знацений напряжений за время первого и второго этапов (выражение 8) зв снижает общую систематическую погреш-.ность от неидеальности ключей.