Запоминающее устройство на моп-транзисторах

(50 4 1 С 11 40 ОПИСАНИЕ ИЗОБРЕТЕНИЯК АВТОРСКОМУ СВИДЕТЕЛЬСТВУ ГОСУДАРСТВЕННЫЙ НОМИТЕТ СССРПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИЙ(71) Ленинградский электротехнический институт им. В.И.Ульянова (Ленина)(56) Авторское свидетельство СССРУ 1109804, кл. С 11 С 11/40, 1983.1 пге 1 Мевогу Реядп НапйЬоо 1.1 пге 1 Согрога 1 оп 3065. Вочегв Аче,Бг, С 1 аге, с. А 95051, р.6-3,118. 488,июЯО,в 1365129 А 1(54) ЗАПОМИНАЮЩЕЕ УСТРОЙСТВО НА МОПТРАНЗИСТОРАХ(57) Изобретение относится к вычислительной технике и может быть использовано для построения оперативных запоминающих устройств. Цельизобретения - повышение надежностизапоминающего устройства. Поставленная цель достигается введением в устройство элементов И-ИЛИ-НЕ 10, И-НЕ11 и инвертора 12 с соответствующимисвязями, Перечисленные элементы позволяют выработать сигнал завершенияпереходных процессов в устройстве,поэтому устройство работает по реальным задержкам транзисторов, 1 ил.13Изобрететзие относится к вьчислительной технике и может быть ислальзовано для построения оперативных запоминающих устройств,Целью изобретения является павьшение надежности устраистгаНа чертеже приведена т;. ма запоминающего устройства,Устройство содержит э,лементы 1памяти, элементы выб зркт на таанзис - тс рах 2 и;, нагрузоч;ые элем =.нты на транзисторах 4. и 6, 7 соответственна, л-типа и р-типа, элементы записи на транзисторах 8 и 9, -лемент И-ИлИ-НЕ 10, э.гтемг нт И-НЕ 11. нвертаг 12, разрядныеи4 и,.дрсснье 1 э шины,Устройсттзо змее." нар.тацио;с входь 16 и 17, яыхагт 18 признака завершетия пронесав и вход 19 счттыЗапоминающее устрой;заза рабгтает с,седусщим образом,В режгме хранетг на адресные шины 15 всех ячеек 1 подается низкий потенциал, закрывающий транзстары 2 и 3, на вхал 19 улраз пения считьвани ем - также н зктт о енциал, 1,раке та-с, н а оба ттфстртат тлзньх входа 16 и / падается ннзкзй г:стентттс, закрывающий траотстог. 8 и 9, Тактм образо, в режтте х" нения и, шинах 13 и 14 усталазливается,зыс:акий патенциал и н результате на выходе злемента 11 имеется низкий ттатенцлал, на выходе элемента 10 - высокий потенциал, а на выходе инвертора 12 и выходе 18 устройства - низкий, что свидетельствует о завершении переходных процессов з этом режиме.В режиме считывания информации иэ элемента 1 на его адреснуо шину 15 подается ысс;ктгт потенциал, открывающий тра;знсторы 2 и 3, и низкий гстенциаз. с гыхадов этого элемента поступает на шины 3 и 14, Одновременно падается высокий лат-нциал на вход 19 считывания стройства, После атагакак на э.,ходе олегсч,та1,оявляется .;ь.сакий потенциал, и з выходе элемента О появляется низкий потенциал, з затем на выходе инвертора 12 и выходе 8 устройства - высок й чтс явлтется признаком завершения переходных процессов в это режз,В рс,.ые зали и информации в нттейкуна . е адресную шину .падается высокий потенциал открывающий -, .н 65129 2зистары 2 и 3, и низкий потенциал содного из выходов этого элемента 1поступает на шину 16 или 17. Одновременнс с этим на информационные входы16 и 17 устройства выставляется записьваемая информация, т,е, на один иэних подается высокий потенциал, а надругой - низкий, в результате чегооткрывается адин из транзисторов 8или 9. Поятзление низкого потенциалана шине 13 или 14 приводит к тому,чта на выходе элемента 11 появляетсявысокий потенциал. Если информация,;сталовленная на информационных входах 16 и 17 устройства, совладает сранее записанной в ячейку 1, то измеетя састояния последней не лрсисха,:,и, . после того, как на выходе элемента 1 появляется высокий потенциал, та зыхаде элемента О появляется:иэкий лстенциал, а затем на выходеипвертора 12 и выходе 18 устройства -вьсокийт чта, как и в режще ттения,25 является признакзавершения переходных пг 1;де с сов. Есни ттнфарматтия,устаовгенная на информационных входах 16 и 17 устройства, противоположна ра;.ее записан; , в элемент 1,з раис ходт те рекзпслззие последнего..".зи:там, .несмотря на высокий потенцал на гг ходе элем=нта 1 , переключенс элемента 10 не происходит дотех лар, пака в элементе 1 не устанавливается требуемое состояние. Вэтом случае сначала на обеих шинах13 и 14 появляется низкий потенциалЗатем, когда информация записываетсяв элемент 1, на одной из шин 13 или14 восстанавливается высокий потенциал. Колько после этого на выходе элемента 10 появляется низкий потенциал,а на гыходе инвертора 1 и выходе 18устройства - высокла, что являетсяпризнаком завершения переходных пронессов в режтг;е записи,Для того, чтобы вернуть устройствов ретм хранения необходимо устанонить низкий потенциал на адресной.ине 15 элемента 1 и низкий потенциал на управляющем входе 19, если былрежим считывания, или низкий потенциал нэ информационных входах 16 и 17,если был режим записи, В результате 55перехода в реж;щ хранения на выходе8 станатзливаетс низкий.г.атенциал,чтс является признакам завершения перехтдь;: процессов.1365129 Формула изобретения Составитель С, Королев Редактор О.Головач Техред И.Верес Корректор В.БутягаЗаказ 6618/44 Тираж 590 Подписное ВНИИПИ Государственного комитета СССР по делам изобретений и открытий 113035, Москва, Ж, Раушская наб д, 4/5Производственно-полиграфическое предприятие, г, Ужгород, ул. Проектная, 4 В предлагаемом устройстве признаком завершения переходных процессов в режиме записи или чтения являются появление высокого потенциала на выходе 18 устройства, в режиме хранения - появление на нем низкого потенциала. Этот сигнал вырабатывается при завершении реальных переходных процессов в устройстве,Таким образом, в предлагаемом устройстве индицируются моменты окончания переходных процессов во всех режимах, что позволяет организовать 15 его работы по реальным задержкам тран. эисторов, а следовательно, повысить его быстродействие и надежность. Запоминающее устройство на МОП- транзисторах, содержащее элементы памяти, элементы выборки, выполненные на двух транзисторах п-типа, затворы 25 которых подключены к соответствующей адресной шине устройства, стоки - к первой и второй разрядным шинам устройства соответственно, истоки транзисторов элементов выборки соединены 30 соответственно с первыми и вторыми выходами соответствующих элементов памяти, два элемента записи, выполненных на транзисторах п-типа, стоки которых подключены к соответствующим разрядным шинам устройства, истоки - к шине нулевого потенциала устройства, а затворы являются информационными входами устройства, два нагрузочных элемента, выполненных на транзисторах р и п-типа, стоки которых подключены к шине питания устройства,к которой подключены затворы транзисторов п-типа элементов нагрузки,затворы транзисторов ртипа которыхподключены к шине нулевого потенциалаустройства, истоки транзисторов первого нагрузочного элемента подключенык первой разрядной шине, а истокитранзисторов второго нагрузочногоэлемента - к второй, о т л и ч а ющ е е с я тем, что, с целью повышения надежности устройства, оно содержит элемент И-ИЛИ-НЕ, инвертор и элемент И-НЕ, выход которого соединен спервыми входами четырех групп элемента И-ИЛИ-НЕ, второй вход первой группы которого является входом считывания устройства, вторые входы второйи третьей групп элемента И-ИЛИ-НЕподключены к первой и второй разрядной шинам устройства соответственно,которые подключены к первому и второму входам элемента И-НЕ соответственно, третьи входы второй и третьейгрупп элемента И-ИЛИ-НЕ соединены сзатворами транзисторов соответствующих элементов записи, выход элементаИ-ИЛИ-НЕ соединен с входом инвертора,выход которого является выходом признака завершения переходных процессовустройства и соединен с вторым входомчетвертой группы И элемента И-ИЛИ-НЕ.