Следящий аналого-цифровой преобразователь

Союз СоветскихСоциалистическихРеспублик ОПИСАНИЕ ИЗОБРЕТЕНИЯ(22) Заявлено 2305.80 (21) 2928778/18-21 Р 1 М К з Н 03 К 13/02 с присоединением заявим М Государственный комитет СССР по делам изобретений н открытий(23) ПриоритетОпубликовано 2301.82. Бюллетень М 3 Дата опубликования описания 2301,82 33) УДК 681.325(72) Авторизобретения В,Э.Балтрашевич с ", , ХЛенинградский ордена Ленина электрбтехническийинститут ин. В.н.ульннсна янннииа)(54) СЛЕДЯЩИЙ АНАЛОГО-ЦИФРОВОИ ПРЕОБРАЭОВАь 1 тЕЛЬ Изобретение относится к аналогоцифровым преобразователям и может быть использовано в области связи, .вычислительной и измерительной техники , а также в автоматизированных системах управления технологическими процессами и системах автоматизации научных исследованийПо основному авт.св. 9 799129 известен. следящий аналого-цифровой преобразователь, содержащий блок сравнения, аналоговый запоминающий блок, цифро-аналоговый преобразователь, реверсивный счетчик, первый логический блок, второй логический блок распределитель импульсов, блок поиска поддиапазона, третий логический блок, генератор тактовых импульсов, первый, второй и третий триггеры, причем первый вход блока сравнения соединен с выходом аналогового Зацоминающего блока, вход которого соединен с источником входного сигнала;-второй вход блока сравнения соединен с выходом цифро-аналогового преобразователя, цифровые входы кото. рого соединены с выходами разрядов реверсивного счетчика, выход блока сравнения соединен с первым входом первого логического блока, второй вход которого соединен с единичным выходом триггера переполнения ревер сивного счетчика, выходы разрядов реверсивного счетчика соединены с первой группой входов второго логического блока, вторая группа входов которой соединена с выходами соответствующих разрядов распределителя импульсов, первая группа выходов второго логического блока соединена со счетными входами соответствующих разрядов реверсивного счетчика, первый выход первого логи ческого блока соединен с третьим входом блока поиска поддиапазона и со вторым входом третьего логического блока, второй и третий выходы первого логического блока соединены со входами установки режима ревер О сивного счетчика, первый вход блокапоиска поддиапазоиа соединен с первым входом третьего логического блока и с единичным выходом последнего (младшего) разряда распредели теля импульсов, второй вход соединен с первым выходом второго логического блока, четвертый вход соединен с третьим входом третьего логического блока и с выходом генера- ЗО тора тактовых импульсов, пятый входсоединен с единичным выходом первого триггера, первый выход соединен со вторым входом второго логического блока, второй выход соединен с единичным входом второго триггера и с первым входом второго логического блока, третий выход соединен с четвертым входом второго логического блока, четвертый выход соединен с единичным входом третьего триггера, пятый выход соединен с нулевым входом. первого триггера, четвертый вход третьего логического блока соединен с единичным выходом вто" рого триггера, первый и второй выходы третьего логического блока соединены соответственно с третьим и пятым входами второго логического блока, а третий выход третьего логического блоха соединен с нулевым входом второго триггера и с единичным входом третьего триггера, нулевой вход которого соединен с шиной Сброс флага, а единичный выход соединен с шиной Готовность, второй и третий выходы второго логического блока соединены соответственно со входами сдвига вправо и влево- распределителя импульсов, единичный вход первого триггера соединен справляющим входом аналогового эапс)р УЯ минающего блока и с шиной ЗапускоСущность работы известного устройства заключается в том, что в начале каждого преобразования проверяется, не находится ли сигнал в верхнем или нижнем кванте, примыкающем к образцовому уровню, заФиксированному на преобразователе. Для этого осуществляется переход на соседний образцовый уровень (верхний или нижний в зависимости от сигнала блока сравнения) . Если ответ блока сравнения после этого меняется на противоположный, то это означает, что сигнал найден, и преобразование заканчивается, тем самым значительно сокращается время преобразования. Если же ответ блока сравнения не меняется, то следовательно, выходной сигнал не находится в данном кванте, и продолжается поискподдиапазона нахождения входного сигнала, Для этого до смены ответа блока сравнения происходит удвоение шага квантования, но при условии, что разряды числового Ъквивалейта,более младшие, чем изменяемый, находятся в состоянии 0. После смены ответа блока сравнения преобразователь переходит к поразрядному. поиску сигнала внутри найденного поддапазона. Все действия, связанные с поиском поддиапаэона и с поразрядным преобразованием выполняются блоком поиска поддиапаэона и вторым логическим блоком. Недостатком преобразователя является низкая достоверность выдаваемых кодов и большая погрешность преобразования.Если новое значение сигнала отличается от образцого уровня, зафиксированного на преобразователе врезультате предыдущего цикла преоб-,разования, менее чем на квант, то врезультате чередования ответов блока сравнения мы можем утверждать,что достоверность ( т.е.вероятностьправильного ответа) вновь полученного значения числового эквивалентаравна единице.Если же для определения новогозначения сигнала требуется поиск поддиапазона с последующим поразрядным 15 преобразованием внутри найденногоподциапазона, то достоверность половины получаемых кодов равна единице,достоверность же другой половиныполучаемых кодов может быть значи тельно ниже единицы, Пусть, например,в процессе поразрядного преобразования проверочная единица установлена в предпоследний разряд, т.е.ххх 10(где х=О или 1), В результате проверки мы можем получить либокод хХ 11, либо код ХХ 01.Очевидно, если значение сигнала находится между уровнями ХХ 10 иХХП, либо между уровнями ХХ 16и Х,Х 01, то ответы блока сравнениячередуют, и мы получим коды, достоверность которых близка к единице,т.е. поразрядный метод обеспечиваетпроверку достоверности части кодов.35Если же значение сигнала выше уровняхХП или ниже уровня Х.Х 01, тоответы блока сравнения повторяются,и мы не можем быть уверены в достоверности полученного кода, т.е. преобразователь манжет указывать не 40 некоторый квант, в то время, как сигнала в этом кванте нет, следовательно,повышается погрешность преобразования.Цель изобретения - повышение дос-.товерности выдаваемого кода и уменьшение погрешности преобразованияПоставленная цель достигается тем,что в следящий аналого-циФровой преобразователь, содержащий блок срав нения, аналоговый запоминающий блок,цифро-аналоговый преобразователь,реверсивный счетчик, распределительимпульсов, блок поиска подциапазона,генератор тактовых импульсов, трилогических блока , три триггера, причем первый вход которого соединенс выходом аналогового запоминающегоблока, вход которого соединен систочником входного сигнала, второйвход блока сравнения соединен с вы ходом цифро-аналогового преобраэотеля, циФровые входы которого соединены с выходами разрядов реверсивного счетчика, выход блока сравнениясоединен с первым входом первого ло гического блока, второй вход которогосоединен с единичным выходом триггера переполнения реверсивного счетчика, выходы разрядов реверсивногосчетчика соединены с первой группойвходов второго логического блока,вторая группа входов которого соединена с выходами соответствующихразрядов распределителя импульсов,а первая группа выходов соединена сосчетными входами соответствующих Разрядов реверсивного счетчика, при 10этом первый выход первого логическогоблока соединен с первыми входами блока поиска и подциапазона третьегологического блока, второй и третийвыходы первого логического блокасоединены со входами установки режима реверсивного счетчика, второйвход блока поиска поддиапазона соединен со вторым входом третьего логического блока и с единичным выходомпоследнего (младаего) разряда распре И)делителя импульсов, третий вход соединен с первым выходом второго логического блока, четвертый вход соединен с третьим входом третьегологического блока и с выходом генератора тактовых импульсов, пятый входсоединен с единичным выходом первоготриггера, при этом первый выходсоединен со,вторым входом второгологического блока, второй выход сое- Зу)динен с единичным входом триггераи с первым входом второго логическогоблока, третий выход соединен с чет"вертым входом второй логической схемы, четвеРтый выход соединен с еди- З 5ничным входом третьего триггера, пятый выход соединен с нулевым входомпервого триггера, четвертый вхоДтретьего логического блока соединенс единичным выходом второго триггера, первый и второй выходы третьегологического блока соединены соответ"ственно с третьим и пятым входамивторого логического блока, а третийвыход третьего логического блокасоединен с нулевым входом второго 45триггера и с единичным входом третьего триггера, нулевой вход которого соединен с шинойСброс флага , а единичный выход соединен сшиной фГотовность, второй и третий выходы второго логического блокасоединены соответственйо со входамисдвига вправо и влево распределителя импульсов, единичный вход первоготриггера соединен .с управляющим входом аналогового запоминающего устройства и с проводом Запуск,выход предпоследнего разряда реверсивного счетчика соединен с пятым вхо дом третьего логического блока, ачетвертый выход третьего логическогоблока соединен с шестым входом блокапоиска поддиапазона со вторым единичным входом первого триггера и вторым нулевым входом второгб триггеРа. у На фиг. 1 представлена функциональная схема следящего аналого-цифрового преобразователя;,на фнг, 2 - циклпреобразований сигнала.Устройство содержит блок 1 сравнения, аналоговый запоминающий блок 2,цифро-аналоговый преобразователь 3,реверсивный счетчик 4, первый и второй логические блоки 5 и б, распределитель 7 импульсов, блок 8 поискаподдиапазона, третий логический блок9, генератор 10 тактовых импульсов,первый, второй н третий триггеры 11,12 и 13.Для кодов, проверка достоверности которых не производится самим поразрядным методом, проводитсядополнительная проверка, и если онапоказывает, что сигнала в указываемом кванте нет, начинается новыйцикл преобразования того же сигнала,Устройство работает следующимобразом,В начале каждого преобразованияпроверяется, не находится ли сигналв верхнем или нижнем кванте, примыкающему к образцовому уровню, зафиксированному на преобразователе. Дляэтрго осуществляется переход на соседний образцовый уровень (верхнийили нижний, в зависимости от сигналаблока сравнения). Если ответ блокасравнения после этого меняется напротивоположный, это означает, чтосигнал найден, и преобразование заканчивается,Если же ответ блока сравнения не меняется , и следовательно, входной сигнал не находится в данном кванте и продолжается поиск поддиапаэона нахождения входного сигнала. Для этого до смены ответа блока сравнения происходит удвоение шага квантования, но при условии, что разряды, числового эквивалента, более младшие , чем изменяемый, находятся в состоянии 11 ноль, После смены ответа блока сравнения, преобразователь переходит к поразрядному поиску сигнала внутри найденного поддиапазона. Все действия , связанные с поиском поддиапазона и с переходом к поразрядному преобразованию, выполняются блоком поиска поддиапазо" на и вторым логическим блоком б. Управляют поразрядным поиском сигнала (до установки единицы в младший раз" ряд распределителя 7 импульсов), сигналы, вырабатываемые на первом выходе третьего логического блока.Работа предлагаемого устройства отличается от работы известного после установления последнего (младше- го) разряда распределителя импульсов в единичное состояние. Так сигнал на третьем выходе третьего логического блока 9 (сигнализирующий об окончании преобразования ) появляется только при условии чередова 900437ния ответов блока сравнения, т.е. в том случае когда мы можем гарантировать достоверность выдаваемых кодов. Если же ответы блока сравнения не чередуются, то на четвертом выходе третьего логического блока появляется сигнал, который устанавливает в ф 1 ф первый триггер 11 и запускает блок поиска поддиапазона. Сигнал изменения кода реверсивного счетчика вырабатывается на втором выходе третьего логического блока.Таким образом, введение дополнительной проверки кодовых эквивалентов достоверность которых не проверяется поразрядным методом, позволило увеличить вдвое достоверность выдаваемых кодов. Формула изобретенияСледящий аналого-цифровой преобразователь по авт.св. Ю 799129, о тл и ч а ю щ и й с я тем, что, с цельюповышения достоверности выдаваемогокода и уменьшения погрешности преобразования, выход предпоследнего разряда реверсивного счетчика соединенс пятым входом третьего логическогоблока, а четвертый выход третьегологического блока соединен с шестымвходом блока поиска поддиапазона,со вторым единичным входом первоготриггера и со вторым нулевым входомвторого триггера.Источники информации,15 принятые во внимание при экспертизе,1. Авторское свидетельство СССР9 799129, кл. Н 03 К 13/02, 26.03.79.900437 Иий циклуеИраэаЬюю Составитель Л.БеляеваРедактор Н.Пушненкова Техред Я, Рейвес Корректор М.Демчик ное Зака о 4 ффПатеитф, г.ужгород, ул.Проектн илиал 2204/74 Тираж 9 ВНИИПИ Государстве по делам изобрет 113035,Москва, Ж,РОодцй цикл 1Ь / преобразодониййО 0х., О 1 Подл комитета СССР открытий я .наб., д.4/5