Частотный преобразователь

(23) Приоритет Н 03 К 13/20 Гасударстееианй комитет СССР ио делам изобретений и открытий. Г, Комаров аганрогский радиотехнический институт им. В, Д, Калмыкова 1) Заявитель(54) ЧАСТОТНЫЙ ПРЕОБРАЗОВАТЕЛЬ ши Изобретение относится к вычислите входу комбинационного сумматора, выход ной технике и может быть использовано второго коммутатора через последовательдля связи вычислительной машины с внеш- но соединенные второй информационный ними устройствами, в системах управле- регистр и четвертый коммутатор подклюния и моделирования и в измерительныхчен к четвертому. входу комбинационного системах. сумматора, выход которого соединен сИзвестен интерполятор, содержащий входом регистра суммы, третий и четвер- регистр кода приращений, блок анализа тый выходы распределителя импульсов коэффициентных приращений, накапливаю подключены к управляющим входам трее сумматоры, блок совпадения кодов, тьего и четвертого коммутаторов, управ блок сравнения и блок управления (1. С ляюшие входы первого и второго синхроНедостатком этого устройства являет- низаторов соединены с пятым выходом ся то, что оно не обеспечивает преобразо- распределителя импульсов, шестой выход вание частоты в код и кода в частоту.которого подключен к управляющим вхоИзвестен также преобразователь часто- дам третьего и четвертого синхронизатоты в код, содержащий распределитель им. ров, выходы первого и третьего синхрони 15пульсов, первый и второй выходы которо- заторов через первый элемент ИЛИ подго соединены с первыми входами первого ключены к первому входу комбинационно- и второго коммутаторов, соответственно, го сумматора, к второму входу которого к вторым входам которых подключен вы- через второй элемент ИЛИ подключены20ход регистра суммы, выход первого ком- выходы второго и четвертого синхронизамутатора через последовательно соединен- торов, выход коммутатора записи соеди ные первый информационный регистр и нен с управляющим входом первого инфор третий коммутатор подключен к третьему мационного регистра и входом триггера8841 знака, выходы которого подключены к первым входам первого и второго ключа,соответственно, выход разряда переполнения регистра суммы подключен через инвертор к второму входу первого ключа инепосредственно к второму входу второгоключа 2,Н.едостатком известного преобразователя является то, что он не выполняет функции линейного интерполирования, что сужает функциональные возможности устройс.тва.Цель изобретения - расширение функциональных возможностей за счет реализации функций линейного интерполированияи увеличения числа каналов преобразований частота - код и код-частота. Поставленная цель достигается тем, что в преобразователь, содержащий распределитель импульсов, первый и второй вы ходы которого соединены с первыми входами первого и второго коммутаторов, соответственно, к вторым входам которых подключен выход регистра суммы, выход первого коммутатора через последователь но соединенные первый информационный регистр и третий коммутатор подключен к третьему входу комбинационного сумматора, выход второго коммутатора через последовательно соединенные второй информационный регистр и четвертый коммутатор подключен к четвертому входу комбинационного сумматора, выход которого соединен с входом регистра суммы, третий и четвертый выходы распредели 35 теля импульсов подключены к управляющим входам третьего и четвертого коммутаторов, управляющие входы первого и.второго синхронизаторов соединены с пятым выходом распределителя импульсов,40 шестой выход которого подключен к управляющим входам третьего и четвертого синхронизаторов, выходы первого и третьего синхронизаторов через первый элемент ИЛИ подключены к первому входу45 .комбинационного сумматора, к второму входу которого через второй элемент ИЛИ подключены выходы второго и четвертого синхронизаторов, выход коммутатора записи соединен с управляющим входом первого информационного регистра и вхо 50 дом триггера знака, выходы которого под ключены к первым входам первого и второго ключа, соответственно, выход раз ряда переполнения регистра суммы подь.ключен через инвертор ко второму входу первого ключа и непосредственно к второму входу второго ключа, дополнительно введены четыре ключа,два синхронизатора,инфор 31 4мационный регистр и два коммутатора, причем седьмой выход распределителя импульсов соединен с первым входом пятого коммутатора, к второму входу которого подклю чен выход регистра суммы, выход пятого коммутатора через последовательно соединенные третий информационный регистр и шестой коммутатор подключен кпятому входу комбинационного сумматора,к управляющему входу шестого коммутатора подключен восьмой выход распределителя импульсов, девятый выход которого соединен с управляющими входами пятого и шестого синхронизаторов, выходы которых соответственно подключеныко входам первого и второго элементовИЛИ, выход первого ключа соединен с первыми входами третьего и шестого ключей,выход второго к,люча соединен с первымивходами четвертого и пятого ключей, вторые входы третьего и четвертого ключейсоединены с десятым выходом распределителя импульсов, одиннадцатый выход ко- .торого подключен к вторым входам пятого и шестого ключей, выходы которыхсоединены соответственно с входами первого и второго элементов ИЛИ.На чертеже представлена структурнаяэлектрическая схема преобразователя,Частотный преобразователь содержитинформационные регистры 1 3, выходыкоторых через третий 4, четвертый 5 ишестой 6 коммутаторы соединены со входами комбинационного сумматора 7,Выход комбинационного сумматора 7соединен с входом регистра 8 суммы,Выход регистра 8 суммы через первый9, второй 10 и пятый 11 кеммутаторыподключен к входам информационных регистров 1-3, а выход разряда переполнения регистра суммы подключен черезинвертор 12 к первому 13 и второму 14ключам непосредственно, Преобразуемыйдополнительный код, поступающий по шине 15 через коммутатор 16 записи, хранится в первом информационном регистре1, а знаковый разряд - в триггере 17знака. Импульс записи по шине 18 управляет записью дополнительного кода,Прямой и инверсный выходы триггера17 знака соединены с входами первого13 и второго 14 ключей, соответственно. Выходы ключей 13 и 14 попарно соединены с входами ключей 19, 20 и 21,22, соответственно. Вторые входы ключей 19-22 соединены с выходами распределителя 23 импульсов, Преобразуемаячастота по шинам 24-29 поступаст насы отрицательного приращения второго ка нала поступают на вход синхронизатора 33 входной частоты и через элемент ИЛИ 37 на все разряды комбинационного сумматора 7., т.е. осуществляется прибавление дополнительного кода отрицательной единицы.Одновременно с импульсом приращения через коммутатор 5 из информацион ного регистра 2 на комбинационный сум матор 7 поступает предыдущее значение кода, и результат попадает в регистр 8 суммы, откуда результат переписывается в информационный регистр 2 через коммутатор 10 при приходе управляющего импульса из распределителя 23 импульсов. Затем управляющий импульс из распределителя 23 импульсов поступает на синхронизаторы 34 и 35 входной частоты, Импульсы положительного приращения третьего канала поступают на вход синхронизатора 34 входной частоты и через элемент ИЛИ 36 на вход младшего разряда комбинационного сумматора 7, Импульсы отрицательного приращения третьего канала поступают на вход синхронизатора 35 входной частоты и через элемент ИЛИ 37 на все разряды комбинационного сумматора 7, т.е. осуществляется прибавление дополнительного кода отрицатель ной единицы.Одновременно с импульсом приращения через коммутатор 6 из информационного регистра 3 на комбинационный сумматор 7 поступает предыдущее значение кода;и результат попадает в регистр 8, из которого результат переписывается в информационный регистр 3 через коммутатор 11 при приходе управляющего импульса из распределителя 23 импульсов. Опрос всех каналов циклически повторяется, Моменты поступлении импульсов положительного и отрицательного приращений разделены во времени. Информационные регистры 1 3 обнуляются при считывании из них двоичного кода по шилам 41 43,Для установки преобразователя в режим код-частота на второй вход распределителя 23 импульсов йо шине 39 подается управляющий сигнал. В распределителе 23 импульсов вырабатываются управляюшие импульсы, которые в данном режиме поступают на коммутаторы 4-6 10 и 11, Преобразуемый дополнительный код по шине 18 приходит на вход коммутатора 16 записи. По импульсу шины 15, раэ 88входы синхронизаторов 30-35. Выходысинхронизаторов 30-35 и ключей 20 и21 через элементы ИЛИ 36 и 37 подключены к входам комбинированного сумматора 7. Выходы распределителя 23 импульсов соединены с входами синхронизаторов30-35 и коммутаторов 4-6 и 9-11, Пошинам 38-40 поступают сигналы, устанавливающие режим работы частотногопреобразователя, Коды чисел с выходов 0информационных регистров 1-3 снимаются по шинам 41-43,Устройство работает следующим образом,Частотный преобразователь осушеств 5ляет трехканальное преобразование частоты в код; одноканальное преобразованиекода в частоту совместно с одноканальным преобразованием частоты в код илинейное интерполирование выхоцной величины во времени.,Пля установки преобразователя в режим частота-код на вход распределителя23 импульсов по шине 38 подается управляющий сигнал. С распределителя 23импульсов на входы коммутаторов 4-6и 9-11 поступают управляющие импульсы. Импульсы положительного приращениядля первого канала поступают на синхронизатор 30 входной частоты и по управ 30ляюшему импульсу с распределителя 23импульсов через элемент ИЛИ 36 поступают на вход младшего разряда комбинационного сумматора 7, Импульсы отрицательного прирашения поступают на синхронизатор 3 1 входной частоты и по управыюшему импульсу с распределителя 23импульсов через элемент ИЛИ 37 поступают на все разряды комбинационногосумматора 7, т.е, осуществляется прибавление дополнительного кода отрицательнойединицы. Одновременно с.импульсом приращения (положительным или отрицательным) через открытый коммутатор 4 навход комбинационного сумматора 7 изинформационного регистра 1 поступаетпредыдущее значение кода и результатзаписывается в регистр 8 суммы, По приходу импульса из распределителя 23 им-.пульсов на коммутатор 9 результат переписывается в информационный регистр -1, Затем управляющий импульс из распределителя 23 импульсов поступает на синхронизаторы 32 и 33 входной частоты.Импульсы положительного приращения второго канала поступают на вход синхронизатора 32 входной частоты и через элемент.ИЛИ 36 на вход младшего разрядакомбинационног о сумматора 7. Импуль884решающему запись кода в преобразователь,осуществпяется запись информационныхразрядов кода в информационный регистр1, а знак кода записывается в триггер17 знака. Импульсы с распределителя 235импульсов подаются на входы коммутаторов 4 и 5 и осуществляется суммированИекодов из информационных регистров 1 и2 в комбинационном сумматоре 7. Результат поступает в регистр 8 суммы,ОЗатем подаются импульсы на вход коммутатора 10 и на входы ключей 19 и 22,В результате в информационный регистр 2перезаписывается сумма, а значение разряда переполнения регистра 8 суммывыдается через кпючи 13 и 14 в зависимости от состояния триггера знака 17на ключи 19 и 22 и формируется выходной импульс. Такое циклическое суммирование осушествпяется иА всем интервапепреобразования. Затем управляющий импульс из распределителя 23 импульсовпоступает на синхронизаторы 34 и 35входной частоты, Третий канап преобразоватепя работает аналогично режиму25частота-код,Таким образом, в данном режиме осуществляются одноканальные преобразования кода в частоту и частоты в код.Дпя установки преобразователя в режим линейная интерполяция на третийвход распредепитепя 23 импульсов пошине 40 подается управляющий сигнал.В распредепитепе 23 импупьсов вырабатываются управляющие импульсы, которые35в данном режиме поступают на коммутаторы 4-6, 10 и 11. Приращение, подле-жащее интерполяции, поступает по шине18 на вход коммутатора 16 записи, Поимпульсу 15, разрешающему запись кода40в преобразователь, осуществляется записьинформационных разрядов кода в информационный регистр 1, а знак приращениязаписывается в триггер 17 знака. Импульсы с распределителя 23 импульсовподаются на входы коммутаторов 4 и455, осуществляется суммирование кодойиэ информационных регистров 1 и 2 вкомбинационном сумматоре 7 и результатпоступает в регистр 8 суммы. Затем подается импульс на вход коммутатора 10и результат без разряда переполнения записывается в информационный регистр 2.Подаются, импульсы на коммутатор 6и ключи 20, 21. При этом происходитсуммирование кода из информационногорегистра 3 с допопнитепьным кодом разряда переполнения регистра 8 суммы,Знак разряда переполнения определяется триггером 17 знака. При наличии единицы в разряде переполнения и значениитриггера 17 знака, равном нулю, сигналс разряда переполнения регистра 8 суммычерез ключи 14 и 21 и элемент ИЛИ 36поступает на вход младшего разряда комбинационного сумматора 7, При состояниях триггера 17 знака, равном единице,и разряда переполнения, равном нулю, сигнал с инвертора 12 через ключи 13 и 20и элемент ИЛИ 37 поступает на все разряды комбинационного сумматора 7, т.е.осуществляется прибавление отрицательной единицы, Затем подается импульс сраспредепитепя 23 импульсов на коммутатор 1 1 и результат из регистра 8 суммы переэаписывается в информационныйрегистр 3, откуда может быть снят внешними устройствами по шине 41. Информационный регистр 3 не обнуляется при считывании иэ него информации.Такая последовательность сигналов идействий осуществляется на всем интервапе. интерполирования, в результате чегоосушествпяется разворот приращения впоток импульсов с частотой, пропорциональной входному приращению, и суммирование данного потока с предыдущим значением функции, которое хранится в информационном регистре 3.Изобретение позвопяет уменьшить аппаратурные затраты, разгрузить процессор вычислительной машины и повыситьего производительность.Использование предлагаемого устройства позволяет повысить производительность центрапьного процессора, опредепяемую по формулеТГгде Тр - время решения задачи,На применении одного частотного преобразоватепя в режиме интерполяции навыходе БВМ производительность повышается в К раз Кт --т,Тргде 7 и.- время, необходимое для осушест 3впения операций интерполирования программным путем.При решении на ЦВМ задач, не требующих операций интерпопирования, преобразователь может использоваться в режимед преобразования "код-частота" или "частота-код". Вместе с тем, частотный преобразоватепь по затратам оборудования сравним с известным.ф орму па 9 884изоб ретенй я Частотный преобразователь, содержащий распределитель импульсов, первый и второй выходы которого соединены с первыми входами первого и, второго коммутаторов, соответственно, к вторым вхо дам которых подключен выход регистра1 суммы, выход первого коммутатора через последовательно соединенные первый информационный регистр и третий коммутатор подключен к третьему входу комбинационного сумматора, выход второго коммутатора через последовательно соединен ные второй информационный регистр и четвертый коммутатор подключен к чет- " вертому входу комбинационного сумматора, выход которого соединен с входом регистра суммы, третий и четвертый выходы распределителя импульсов подключены к управляющим входам третьего и четвертого коммутаторов, управляющие входы пер вого и второго синхронизаторов соединены с пятым выходом распредепитепя им. пульсов, шестой выход которого подключен к управляющим входам третьего и четвертого синхронизаторов, выходы пер вого и третьего синхронизаторов через первый элемент ИЛИ нодкпючены к первому входу комбинационного сумматора, кЗО . второму входу которого через второй элемент ИЛИ подключены выходы второго и четвертого синхронизаторов, выход коммутатора записи соединен с управпяюшим входом первого информационного35 регистра и входом триггера знака, выходы которого подключены к первым входам первого и второго ключей, соответственно, выход разряда переполнения регистра суммы подкпючен через инвертор к второму . 131 10входу первого кцюча и непосредственно квторому входу второго кпюча, о т п ич в ю щ и й с я тем, что, с целью расширения функциональных воэможностей,внего дополнительно введены четыре ключа,два синхронизатора, информационный регистр и два коммутатора, причем седьмой выход распредепитепя имцупьсов соединен с первым входом пятого коммутатора, к второму входу которого подключен. выход регистра суммы, выход пятого коммутатора через последовательно соединенные третий. информационный регистр и шестой коммутатор подключен к пятому входу комбинационного сумматора, к улравпяющему входу шестого коммутатора подюпочен восьмой выход распределителя импульсов, девятый выход которого соединенс управляющими входами пятого и шестого синхронизаторов; выходы которыхсоответственно подключены к входам первого и второго эпементов ИЛИ, выходпервого ключа соединен с первыми входами третьего и шестого ключей, выход второго ключа соединен с первыми входамичетвертого и пятого ключей, вторые входы. третьего и четвертого ключей соединеныс десятым выходом распределителя импульсов, одиннадцатый выход которого подключен к вторым входам пятого и шестогоключей, выходы которых соединены соответственно с входами первого и второго эпементов ИЛИ.Источники информации,принятые во внимание при экспертизе1. Авторское свидетепьство СССРМ 529458, кп. 5 06 Р 15/20, 1975,2. Авторское свидетельство СССР позаявке % 2613234/21,к. Н 03 К 13/20, 04.05.78 (прототип).Тираж 991 ПИ Государстелам иэоб Москва, Ж 3 Подлискомитета СССоткрытийуЪская наб., д,