Делитель частоты импульсов

Сфеэ Сфветскнх Сфцналнстнческни РеслублнкОП ИСАНИЕИЗОБРЕТЕНИЯК АВТОРСКОМУ СВИ ЕТЕЛЬСТВУс присоединением заявки Йо Государственный комитет СССР по делам изобретений и открытий(53) УДК 621. 374. , 32 (088. 8 ) Дата опубликования описания 070781(54) ДЕЛИТЕЛЬ ЧАСТОТЫ ИИПУЛЬСОВ Изобретение относится к автоматике и может использоваться при постро ении цифровых синтезаторов частоты, а также в формирователях временных интервалов.Известен делитель частоты импульсов, содержаший счетчик, выходы которого соединены с дешифратором, выход которого соединен с первыми входами первого и второго элементов И, вторые входы которых соединены со входом делителя частоты импульсов, выход которого соединен с выходом первого элемента И и цепью сброса счетчика, счетный вход которого сое динен с выходом второго элемента И (1(,Недостатки этого делителя частоты импульсов - относительно низкая на-декность и сложность изменения коэфФициента пересчета, 20Известен такие делитель частоты импульсов, содеркащий счетчики с дешифрацией состояния и элемент И, входы которого соединены с выходами дешифрации состояния десятичных счет чиков с дешифрацией состояния, а выход элемента И соединен с входами сброса десятичных счетчиков с дешифрацией состояния, выход переноса каждого десятичного счетчика с дешифра цией состояния соединен со счетнымвходом следующего десятичного счетчика с дешифрацией состояния 21,Недостатком этого делителя частоты импульсов является относительнонизкая достоверность функционирования,Целью изобретения является повьшение достоверности функционирования.Поставленная цель достигается тем,что в делитель частоты импульсов, содеркащий десятичные счетчики с дешифрацией состояния и элемент И, входы которого соединены с выходамидешифрации состояния десятичных Счетчиков с дешифрацией состояния, а выход элемента И соединен со входамисброса десятичных счетчиков с дешифрацией состояния, выход переноса каждого десятичного счетчика с дешифрацией состояния соединен со счетнымвходом следующего десятичного счетчика с дешифрацией состояния введенывспомогательный элемент И и инвертор,выход которого соединен с дополнительным входом элемента И и счетнсмвходом первого десятичного счет:икас дешифрацией состояния, а вход инвертора соединен со входом делителячастоты импульсов и с тактирующимвходом вспомогательного элемента И, остальные входы которого соединены с выходами дешифрации состояния десятичных счетчиков с дешифрацией состояния.Каждый десятичный счетчик с де шифрацией состояния содержит, первый, второй, третий и четвертый триггеры, двухвходовой элемент И, пять инверторов и элемент И-ИЛИ-НЕ, выход которого соединен со входом первого инвертора, выход которого соединен с выходом дешифрации состояния этого десятичного счетчика с дешифрацией состояния, вход сброса которого соединен со входом сброса триггеров; счетные входы второго и третьего и первый управляющий вход четвертого триггеров соединены соответственно с прямыми выходами первого, второго триггеров и выходом двухвходового эпемента И, входы которого соединены с прямыми выходами второго и третьего триггеров. счетный и второй управляющий входы четвертого триггера соединены соответственно с прямым выходом первого 25 триггера и прямымвыходом четвертого триггера, инверсный выход которого соединен с управляющим входом второго триггера; прямые выходы первого, второго, третьего и четвертого триггеров соединены с входами соответственно второго, третьего, четвертого, пятого инверторов; прямой выход четвертого триггера соединен с первыми входами первой и второй групп входов по И элемента И-ИЛИ-НЕ и выходом переноса десятичного счетчика с дешиф-. рацией состояния, счетный вход которого соединен с счетным входом первого триггера; прямой выход первого триггера соединен с первыми входами третьей, пятой, седьмой и девятой групп входов по И элемента И-ИЛИ-НЕ и вторым входом первой группы входов по И элемента И-ИЛИ-НЕ; прямой выход второго триггера соединен с первыми вхо дами четвертой и восьмой и вторыми входами третьей и седьмой групп входов по И элемента И-ИЛИ-НЕ; прямой выход третьего триггера соединен с первым входом входом шестой, вторыми входами четвертой и пятой и третьим входом третьей групп входов по И элемента И-ИЛИ-НЕ; выход второго инвертора соединен с первымивходами восьмой Й десятой, вторыми входами второй и шестой и третьим входом четвертой групп входов по И элемента И-ИЛИ-НЕ; выход третьего инвертора соединен с третьими входами первой, второй, пятой и шестой и вторыми входами девятой и десятой групп вхо дов по И элемента И-ИЛИ-НЕ; выход четвертого инвертора соединен с четвертыми входами первой и второй и третьими входами седьмой, восьмой, ден,ятой и десятой групп входов по 65 Й элемента И-ИЛИ-НЕ; выход пятого инвертора соединен с четвертыми входами третьей, четвертой, пятой, шестой седьмой, восьмой, девятой и десятой групп входов по И элемента И-ИЛИ-НЕ; пятые входы всех групп входов по И элемента И-ИЛИ-НЕ соединены с соответствующими шинами.Структурная схема делителя частоты импульсов показана на фиг. 1. На фиг. 2 показана структурная схема десятичного счетчика с дешифрацией состояний.Делитель частоты импульсов содержит десятичные счетчики 1 с дешифрацией состояния, элемент И 2, вспомогательный элемент И 3 и инвертор 4. Входы элемента И 2 соединены с выходами деформации состояния счетчиков 1, а выход элемента И 2 соединен с входами сброса счетчиков. Выход переноса каждого счетчика соединен со; счетным входом следующего, выход инвертора 4 соединен с дополнительным входом элемента И 2 и со счетным входом первого счетчика, а вход инвертора 4 - с входом 5 делителя частоты импульсов и с тактирующим входом вспомогательного элемента И 3, остальные входы которого соединены с выходами дешифрации состояния счетчиков.Каждый десятичный счетчик 1 содержит триггеры 6-9, двухвходовый счетчик И 10, пять инверторов 11-15 и элемент И-ИЛИ-НЕ 16, выход которого соединен с входом инвертора 11. Его выход соединен с выходом дешифрации состояния этого счетчика, вход сброса которого соединен со входами сброса триггеров 6-9, счетные входы триггеров 7 и 8 и первый управляющий вход триггера 9 соединены соответственно с прямыми выходами триггеров б и 7 и выходом двухвходового элемента И 10, входы которого соеди-, нены с прямыми выходами триггеров 7 и.З, счетный и второй управляющий входы четвертого триггера 9 соединены соответственно с прямым выходом триггера б и прямым выходом триггера 9, инверсный выход которого соединен с управляющим входом триггера 7. Прямые выходы триггеров 6-9 соединены с входами соответственно инверторов 12-15. Прямой выход триггера 9 соединен с первыми входами первой и второй групп входов по И элемента И-ИЛИ-НЕ 16 и выходом переноса счетчика, счетный вход которого соединен со счетным входом триггера б. Прямой выход триггера б соединен с первыми входами третьей, пятой, седьмой и девятой групп входов по И элемента И-ИЛИ-НЕ 16 и вторым входом первой группы входов по И элемента К-ИЛИ-НЕ 16. Прямой выход триггера 7 соединен с первыми входами четвертой и восьмой и вторыми входами третьей и седьмой групп входов и по И злеДвоично-десятичный счетчик работает в коде 8-4-2-1. Выходы триггеров 6-9 соединены с кодирующими входами мультиплексора 16 данного счетчика с соответствующими двоичными весами. Сигнал А на выходе появляется высоким уровнем в моменты времени, определяемые логическим уравнениемСО= ои 1где л - символ, обозначающий логии:ческое произведение выходных сигналов мультиплексоров каскадов деления;А - выходной сигнал мультиплекисора.Выходной сигнал и-ного мультипЛексора определяется логическим уравне- нием 40 50 ЯА,: Г,Ч 5 и Х;и С 1, С 2, С 4, С 81 где Г- импульсный сигнал, поступающий на вход и-ного счетчика. 60Период следования сигнала Гсвя зан с периодом следования входной импульсной последовательности соотно- шением т, =т, 1 О мента И-ИЛИ-НЕ 16. Прямой выход триггера 8 соединен с первым входом шестой, вторыми входами четвертой и пятой и третьим входом третьей группвходо по И элемента И-ИЛИ-НЕ 16. Выход второго инвертора 12 соединен спервыми входами десятой, вторыми входами второй и шестой и восьмой итретьим входом четвертой групп входов по И элемента И-ИЛИ-НЕ 16, выход.первой, второй, пятой и шестой и вторыми входами девятой и десятой группвходов по И элемента И-ИЛИ-НЕ 16. Вы.ход четвертого инвертора 14 связай счетвертыми входами первой и второйи третьими входами седьмой, восьмой,девятой и десятой групп входов по Иэлемента И-ИЛИ-НЕ 16. Выход инвертора 15 соединен с четвертыми входамитретьей, четвертой, пятой, шестой,седьмой, восьмой, девятой и десятой 20групп входов по И элемента И-ИЛИ-НЕ16, пятые входы всех групп входов поИ элемента И-ИЛИ-НЕ 16 соединены ссоответствующими управляющими шинами17-26.Элемент И-ИЛИ-НЕ 16 выполняетфункции мультиплексора,Работает делитель частоты импульсов следующим образомИмпульсная последовательность Го(высокий уровень входного импульса)с периодом следования Тц и длительностью импульса высокого уровня сРнепрерывно поступает на вход элемейта.И 3 и через инвертор 4 - на счетныйвход счетчика 1 и на вход элементаИ 2.Символ обозначает логическое сложение десяти конституент =О единицы.Символ 5 обозначает конкретныйтиинформационный вход мультиплексора, где =0,19.Символ Х С 1, С 2, С 4, С 83 обоз,начает двоичйый вектор на кодирующих входах и-ного мультиплексора, причем код двоичногр вектора соответствует информационному входуи-ного мультиплексора. Импульс обнуления высокого уровня формируется на выходе элемента И 2 и определяется логическим уравнением а исйи=1где .л, - символ, обозначающий логическое произведение двоичных аргументов АЧисло, выражающее любой целочисленный коэффициент деления, представляется в десятичной системе счисления в раскрытой форме в виде О + кде юо+ Требуемый коэффициент деления ДПКД (К=1со ) устанавливается подачей высокого уровня на одну из шин мультиплексора каждого каскада давления.Время задержки выходного импульса высокого уровня А делителя относительно входного импульса высокого уровня Г определяется но Формуле 3 Яыу. ъ.инб+Р ,сч мф ъц1 М где с. д,время задержки выходного импульса высокогоуровня;время задержки инвертора 4время задержки одногосчетчиканомер каскада деления,коэффициент которого54 О начиная с первогокаскада,время задержки одногомультиплексора;время задержКи элемента И 3. Ъ.инб, з,сч. коэффициты одо 9, стоящие соответственно в раз -делах единиц, десятков и т.д. десятичного числа,выражающего коэФФициент деления.Структура построения и коэфФициент деления ДПКД связаны соотношениемПредельная частота использованияделителя определяется выражениемМАРКС 1 цПцСЗ,М.3где и - число каскадов деления,Предложенное устройство позволитна своем выходе 27 получить импульсы,синхронные по времени и равные подлительности входным импульсам, чтообеспечивает надежность функционирования.,формула изобретения151. Делитель частоты импульсов, содержащий десятичные счетчики с дешифрацией состояния и элемент И, входыкоторого соединены с выходами дешифрации состояния десятичных счетчиков с дешифрацией состояния, а выход элемента И соединен с входамисброса десятичных счетчиков с дешифрацией состояния, выход переносакаждого десятичного счетчика с де- дшифрацией состояния соединен со счетным входом следующего десятичного:четчика с дешифрацией состояния,отличающийся тем, что,с целью повышения достоверности функ- Зционирования, в него введены вспомогательный элемент И и инвертор, выходкоторого соединен с дополнительнымвходом элемента И и счетным входомпервого десятичного счетчика с дешифрацией состояния, а вход инверторасоединен с входом делителя частотыимпульсов и тактирующим входом вспомогательного элемента И, остальныевходы которого соединены с выходамидешифрации состояния десятичных счетчиков с дешифрацией состояния,2. Делитель по и. 1, о т л ич а ю щ и й с я тем, что каждый десятичный счетчик с дешифрацией состояния содержит первый, второй, третий 4и четвертый триггеры, двухвходовыйэлемент И, пять инверторов и элементИ-ИЛИ-НЕ, выход которого соединен свходом первого инвертора, выход которого соединен с выходом дешифрации состояния этого десятичного счетчика с дешифрацией состояния, входсброса которого соединен с входамисброса триггеров, счетные входы второго Ч,третьего и первый управляющийвход четвертого триггеров соединенысоответственно с прямыми выходами первого, второго,триггеров и выходом двух-,входового элемента И, входы которого соединены с прямыми выходами второго и третьего триггеров, счетный ивторой управляющий входы четвертоготриггера соединены соответственно спрямым выходом первого триггера ипрямым выходом четвертого триггера,инверсный выход которого соединен суправляющим входом второго триггера,прямые выходы первого, второго, третьего и четвертого триггеров соединены с входами соответственно второго,третьего, четвертого, пятого инверторов, прямой выход четвертого триггера соединен с первыми входами первойи второй групп входов по И элементаИ-ИЛИ-НЕ и выходом переноса десятичного счетчика с дешифрацией состояния,счетный вход которого соединен с счет.ным входом первого триггера, прямойвыход первого триггера соединен спервыми входами третьей, пятой, седьмой и девятой групп входов по И элемента И-ИЛИ-НЕ и вторым входом первой группы входов по И элементаИ-ИЛИ-НЕ, прямой выход второго триггера соединен с первыми входами четвертой и восьмой и вторыми входамитретьей и седьмой групп входов по Иэлемента И-ИЛИ-НЕ, прямой выход третьего триггера соединен с первым входом шестой, вторыми входами четвертой и пятой и третьим входом третьейгрупп входов по И элемента И-ИЛИ-НЕ,выход второго инвертора соединен спервыми входами восьмой и десятой,вторыми входами второй и шестой итретьим входом четвертой групп входов по И элемента И-ИЛИ-НЕ, выходтретьего инвертора соединен с третьиими входами. первой, второй, пятой,шестой и вторыми входами девятой идесятой групп входов по И элементаИ-ИЛИ-НЕ, выход четвертого инвертора соединен с четвертыми входамипервой и второй и третьими входамиседьмой, восьмой, девятой и десятойгрупп входов по И элемента И-ИЛИ-НЕвыход пятого инвертора соединен счетвертыми входами третьей, четвертой, пятой, шестой, седьмой, восьмой, девятой и десятой групп входовпо И элемента И-ИЛИ-НЕ, пятые входывсех групп входов по И элементаИ-ИЛИ-НЕ соединены с соответствующими управляющими шинами,Источники информации,принятые во внимание при экспертизе1. Авторское свидетельство СССРР 513507, кл. Н 03 К 23/00, 1974.2. Гг 1 едг 1 сЬ Агпо 1 с 1 я. "Е 1 ес 1 гоп 1 сЬе МедйесЬп 11", Вег 1 п, Оп 1 оп,с. 277, рис. 18.1. 1976 (прототип),845292 Составитель О, Скворцовотав Техред Т.Маточка Корректор О. Би зцакт П аказ 4209/ исноеСР илиал ППП "Патент", г, Ужгород, ул, Проектная,и БНИИПИ Го по дел 13035, Мосаж 988 ударствм изобрва, Жнного комитета тений и открыт Раушская наб