Устройство для умножения

Сюз Советск и кСоциалистическиеРеслублии ИСАНИЕ АВТОРСКОМУ СВИДЕТЕЛЬСТВУ) Заявлено 23. 06, 79 (21) 2801730/18-2 6 06 Г 7/4 ением заявк стееннын комитет СССР Прио ъРЙ 16 нам неебретенн открытий Опубликова 4. 81 Бюллете 5 З) Л 68 .325та опубликования описания О С 0,1 Яюгъ,ф Я орыетения Ф В. И. гин аявители 4 Изобретение относится к вычисли" тельной технике и предназначается, в основном, для использования в сле- ф дяще-.регулировочных электроприводах переменного и постоянного тока с цифровым управлением, где используются многофазные коды, а управление этими электроприводами осуществляется от вычислительной машины, работающей в двоичном коде.Известны электроприводы постоянного и переменного тока, использующие арифметические устройства, работающие в многофазном коде1.Эти коды выполняются для систем с основанием п = 4,6,8,10 Принцип формирования многофазного кода поясним на примере пятифазного кода (и =0), сигналы которого приведены влице. В таблице также приведеныванные эквивалентные пятифазному коду цифровые сигналы унитарного десятичного кода "0"-"9"Эти эквивалентные цифровые сигналы унитарного а могут быть опримости двувходовследний столбецарык поступают нриапы многофазног елены при необыми элементами Иблицы) на .входы мые и инверсные кода. хо (п О 01 0 2 3 итабназ 0 и 4 н 1 1 1 0 1 1 Оф О,"67 4 О 5 4 к 35 Кроме того, узел умножения на двав многофазном коде содержит элементыИ, ИЛИ и НЕ и дешифратор, который содержит группу и/2 элементов Равнозначности, причем входы дешифратора 40 соединены с соответствующим 1 и/2 Вхо.дами узла, сигналы на которых образуют двоичное представление разрядаи-ичного многофазного кода, выход каждого из элементов равнозначности соединен с соответствующим выходом дешифратора, входы первого элементаравнозначности соединены с первым ии/2-м входами дешифратора, входы каждого -го элемента равнозначности(3 1)-н входами дешифратора, 1-ыйвыход дешифратора (1 = 2.,+1где Х - целая часть Х) соединен совходами элементов ИЛИ с первого по2(1- -й, и-ый вход дешифратора(ч = 4 1 +2) соединен со входами элементов ИЛИ с (и -21 +1)-гопо и/2-й, 1-ый выход дешифратораИ(1 =1 - ) соединен с первым вхо 3 82634Продолжение таблицы . Известны устройства умножения, работающие в двоичном коде (и = 2) 121.Использование таких устройств для15случая, когда одно из заданных чиселзадано в многофазном коде и необходимрезультат умножения также в многофазном коде, требует наличия на входе и20выходе устройства умножения преобразователей из одного кода в другой(многофазного в двоичный и двоичногов многофазный), что приводит к увеличению оборудования и дополнительномуснижению быстродействия. Вместе с тем, 25известно, что системы с основаниеми2 обладают более высоким быстродействием и, следовательно, переходк системе с основанием и = 2 нецелесообразен,Наиболее близким к предлагаемомуявляется устройство для умножения,содержащее генератор кратностей и блосуммирования, в котором вход множимогоустройства подключен к входу генератора кратностей выходы которого соединены со входом блока суммирования,выход которого является выходом устройстВа 131Однако при задании множимого вмногофазном коде выполнение такогоустройства усложняется за счет необходимости перевода множимого в двоично-кодированную систему счисления.Цель изобретения - упрощение устроиства при задании множимого в многофазном коде.Поставленная цель достигается тем,что.в устройстве для умножения, содержащем генератор кратностей и блоксуммирования, причем входы разрядовмножимого устройства подключены коВходам генератора кратностей, а выходы блока суммирования подключены квыходам разрядов произвЕдения устройства, входы генератора кратностейсоедийены с информационными входамисоответствующих блоков элементов И,1 4выходы которых соединены с соответствующими входами блока суммирования, управляющие входы блоков элементов И, соединены с входами соответствующих разрядов множителя устройства, а генератор кратностей содержит (в) блоков умножения на два в многофазном коде в-разрядного множителя, причем входы и-ичных разрядов (и 2, и - ос - нование системы счисления) первого блока умножения на два в многофазном коде соединены с входами генератора кратностей, входы разрядов каждого из блоков умножения на два в многофазном коде соединены с соответствующим входом генератора кратностей, выходы разрядов а-го блока умножения на два в многофазном ходе соединены с щ-и выходами генератора кратностей.Кроме того, каждый блок умножения на два в многофазном коде содержит к узлов умножения на два в многофазном коде, входы каждого из которых явяются входами соответствующего и-ичного разряда (и ) 2, и - основание системы счисления) блока умножения на два, а выходы - выходами соответствующего и-ичного разряда блока умножения, вход переноса каждого узла умножения на два в многофазном коде подключен ко входу старшего двоичного разряда предЫдущего узла умножения на два в многофазном коде.5 82634дом 1-го элемента И, вторые входы первого элемента И и 1-х элементов И соединены со входом переноса узла умножения на два в многофазном коде, выход первого элемента И соединен со вхо дом первого элемента ИЛИ, выход 1-гоэлемента И - со входом (21-1)-го элемента ИЛИ, вторые входы о-х элементов И через элемент НЕ соединени совходом переноса узла умножения на два 10в многофазном коде, выход о-го элемента И соединен со входом (иц)-гоэлемента ИЛИ, выход 1-го элемента ИЛИподключен к 1-му выходу узла, сигналы на выходах узла образуют двоичное 15представление разряда, а и-нчного многофазного кода.На фиг, 1 приведена блок-схема устройства для умножения; на фиг. 2соотношение между сигналами многоФазного кода ,1-0 и сигналами десятичного кода "0"- 9"; на фиг. 3 -структурная схема блока умноженияна два в многофазном коде; на фиг.4Функциональная схема узла умножения 25на два в многофазном коде,Число А (множимое) задано в многоФазном коде, число В (множитель) - вдвоичном, например четырех-разрядном(В, В, В, В).30Входы разрядов множимого А соединены со входами генератора кратностей 1, который содержит (п 1-1) блоков 2умножения на два в многофазном коде(а - разрядность множителя, в данномслучае н = 4), причем входы и-ичныхразрядов (и - основа системы счисления, в данном случае и = 10) первогоблока 2 являются входами генераторакратностей 1, а входы кажцого последующего блока 2 соединены с выходамипредыдущего блока 2. Сформированныеблоком кратностей значения А, 2 А, 4 А,8 А поступают на входы блоков элементов И 3-6 соответственно,на управляю-. 45щие входы которых подаются значенияразрядов множителя В , В 1, В , ВЗ.Выходы блоков элементов Й 3-6 подключены ко входам блока 7 суммирования,состоящего из последовательно соединеннных суммирующих узлов 8-10,на выходе которого формируется значение произведения АВ в многофазномкоде.55Каждый блок 2 умножения на два в многофазном коде образует К узлов 11 умножения на два в многофазном коде (К - разрядность числа в и-ичной 1 6системе счисления, в данном случаеК 3).При этом входы первого разряда,на которые поступают сигналы Я-.соединены с входами первого узла 11умножения на два, вход, на которыйопоступает сигнал 1 , соединен с входом переноса следующего узла 11 умножения на два. Входы второго разряда,на которые поступают сигналы 11 -Ц,соединены с входами второго узла 1,вход Я соединен с входом переносаследующего узла 11 умножения на дваи т.д.На функциональной схеме узла 1 1умножения на два К-го разряда (фиг.4)входы -Я 5 соединены с входами дешифратора 12, который состоит из элементов равнозначности 13-17, формирующих соответственно выходные сигналы по следующему закону."4" У "9" 6 У 0 О фЧ 5 Ч эк 1ц 1ыходные сигналы А , А А 5 АЧ 1К Аформируются на выходах элементов ИЛИ 18-22, один из выходов которых соединен с выходом элементаИ 23-27.Два других входа элементов ИЛИ 18и 19 соединены с выходами элементов1 равнозначности 14 и 15. Два другихвхода элементов ИЛИ 20 и 21 соединеныс выходами элементов равнозначности 15и 16. Два других входа элемента ИЛИ 22соединены с выходами элементов равно"значности 16 и 17. Первые входы элементов И 23-27 соединены с выходаииэлементов равнозначности 13, 16, 14,17, 15 соответствеиио, Вторые входыэлементов И 23, 25 и 27 соединены свходом переноса данного узла 1, который через элемент НЕ 28 соединен свторыми входае 1 элементов И 24 и 26.Сигналы иа выходных винах,К-го узла.11 умножения на два формируютсяпо следующим логическим зависимостямА", = (м 1 фУфбм)/(ф 2 фмфф 7 фф) м(Р.ф(фОфф 4/"5"))3" Р 1 ць"69 и(ц 2 Ь 7) (Р.,(цуи8) ) (2)А, (12 вв е 371)1, (41 зе ев 811) ,(1 (1 Ф 11 Вфбасф) ) (3)А = (фф 2" фф 7 ф)ч(ффффф "ф 8 м) (Р.,(фФРйри) ) (4)А; = (ффЗффффвфф)(фф 4 ффР 19 м)Р(Р.1(фф 2 ффУюуию) ) (ь)7 8263Устройстто для умножения работаетследующим образом.Число многофазного кода А поступает на генератор кратностей 1, гдепроисходит его умножение на дта на15пертом блоке 2, с выхода которого число А поступает т следующий блок 2,.где происходит его умножение на дтаи т.д. Работа блоков 2 идентична ипоэтому, рассмотрим К-ый разрядныйузел одного иэ этих блоков. При кодена входах эквивалентном цифре "0"н,. к( 0 ч 5 = 1, 0 = 0) не будет сигналапереноса т старший разряд Р = 0 = 05а если при этом нет сигнала переносаиз младшего разряда (Р = 0), то тсоответствии с выражениями (1)-(5)на всех выходах будут нулевые сигналы (А=О, А =О, А=О А 4=0Ач =.О ,что также соответствует циФре"О" на тыходе.При наличии сигнала переноса из младшего разряда Р 4=1 т сооттетсттии с выражением (1) появитсясигнал А =1,что соответствует цифрена выходе разряда. 25При коде на входных шинах, эктиталентном цифре "5" ("0"ч"5" = 1,6 = 1) работа узла 11 происходитк-Баналогичным обрззом с той лишь разницей, что Формируется сигнал пере- З 0носа в старший разряд Рк = О = 1.К При коде на входах, эквивалентномбудет сигнала переноса т старший разряд, а если при этом нет сигнала пе- З 5реноса из младшего разряда Р 4= О,то т сооттетсттии с выражениями (1)А 5 = О, что соо.тетсттует эквивалентной цифре "2" на выходе, При наличии 40- сигнала переноса из младшего разрядаК Рк,= 1 и т соответствии с (3) - Ая =1,А.= 1 А = 0 А 4= 0 А= 0 что-И 4 К- К-23сооттетсттует цифре "3 на тыходе.При коде на входных шинах, э вивалентном цифре "6" ("1 "ч"6" = 1, Ц1) , работа схемы происходитаналогично с той лишь разницей, чтоФормируется сигнал переноса т старший разряд Р, = Ц = 1 и т.д.50Если на управляющих входах блоковэлементов И 3-6 имеются сигналы Во =1,В 1В 1то число многофазного кода А и результаты умножения 2 А, 4 А; ЗА поступают т блок 7 55суммиротания,Если на управляющем входе какоголибо блока элементов И 3-6 нет сигнала, то на тыходах всех разрядов этого блока будут нулевые сигналы, что т соответствии с таблицей эктиталентно нулевому значению слагаемого.Таким образом, т результате сложения т блоках 8-10 многофазных сигналот с выходов блоков элементов И 3-6 Формируется результат умножения двух чисел А и В, одно из которых задано т многофазном коде, а другое т двоичном.формула изобретенияУстройство для умножения, содержащее генератор кратностей и блок суммирования, причем входы разрядов множимого устройства подключены ко входам генератора кратностей, а тыходы блока суммирования подключены к выходам разрядов произведения устройстта, о т л и ч а ю щ е е с я тем, что, с целью упрощения устройства нри задании множимого т многофазном коде, выходы генератора кратностей соединены с информационными входами соответсттующих блоков элементов И, тыходы которых соединены с сооттетсттующими входами блока суммирования, управляющие входы блока элементов И соединены с тходами соответствующих разрядов множителя устройства, а генератор кратностей содержит (щ) блокот умножения, на дта, в многофазном коде 1-разрядного множителя, причем входы И - ичных разрядот (М ) 2, И - оснотание системы счисления) первого блока умножения на дта т многофазном коде соединены с входами генератора кратностей, входы разрядов каждого из блоков умножения на дта т многофазном коде соединены с соответствующими входами генератора кратностей, выходы разрядов щ-го блока умножения да дта т многофазном коде соединены с в-ми выходами генератора кратностей, 12. Устройство по п, 1, о т л и - ч а ю щ е е с я тем, что каждый блок умножения на дта т многофазном коде содержит к узлов умножения на дта т многофазном коде, входы каждого изкоторых являются входами соответствующего и-ичного разряда (и ) 2 и - оснотание системы счисления) блока умножения на дта, а выходы - тыходами соответствующего и-ичного разряда блока умножения, вход переноса каж/5 илиал ППП "Патент", г. Ужгород, ул, Проектная 516/70 Тираж 745 НИИПИ Государственного ко по делам изобретений и 35, Москва, Ж, Раущскамитета ССС ткрытий аб д