Интегратор

ОПИСАНИЕ ИЗОБРЕТЕНИЯ Союз Советскик Социалистичесиих РеспубликФв К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ С 06 6 7/18 с присоединением заявки Йо Государственный комитет СССР по дедам изобретений и открытий(088.8) Дата опубликования описания 15.0780(54) ИНТЕГРАТОР Изобретение относится к области автоматики и предназначено для уменьшения статических ошибок систем автоматического управления инерционными объектами. 5Известны интеграторы, содержащие последовательно соединенные аналоговый интегратор, компаратор, реверсивный счетчик импульсов и цифроаналоговый преобразователь 11 .Недостатком таких интеграторов является низкая помехоустойчивость, поскольку сбои счетчика под дейст- врем помех и перерывов в подаче питания приводят к разрушению информа ции, накопленной интегратором. чивости и необходимого качества переходных процессов. Этот недостаток устранен в интеграторе 4, при перемене знака напряжения на его входеосуществляется быстрый сброс интегратора в нулевое положение. Это достигается с помощью дополнительного контура, содержащего последовательновключенные релейный элемент, дифференцирующую цепь, инвертор, схему ИЛИ и ждущий мультивибратор, который при изменении знака входного напряжения переводит интегратор в режим записи нулевых начальных условий. В результате достигается существенное уменьшение эквивалентного фазового сдвига, вносимого интегратором, что, в свою очередь, способствует улучшению динамическиххарактеристик систем автоматического управления с такими интеграторами.Этот интегратор, являясь наиболее близким к предложенному по конструктивным признакам и выполняемым функциям, имеет ряд недостатков.Во-первых, введение дифференцирующей цепи и ждущего мультивибратораснижает помехоустойчивость интегратора, поскольку эти устройства восприимчивы к импульсным помехам. В Известны также интеграторы, в которые вводится контур восстановления " информации с блоком аналоговой памя .ти, обеспечивающий возвращение счетчика в состояние, предшествовавшее сбою, за счет перехода интегратора в режим слежения за выходным напряжением блока аналоговой памяти 2,3 .25При использовании" таких -интеграто- ров в системах автоматического управления для повышения статической точности систем часто возникают трудности, связанные с обеспечением устойрезультате возможен случайный сброс интегратора в нулевое состояние под действием помех. При этом восстановление информации оКазывается невоз можным вследствие того, что в блок аналоговой памяти запйсынаетсяйулевое, напряжение начальных условий.Во-вторых, н известном интеграторе описывание выходного напряжения при перемене знака входного сигнала осуществляется путем зайиси нулевых начальных условий через блок аналоговой памяти, что требует сравнительно большого времени из-за инерционности блока аналоговой памяти. В результате при больших скоростях изменения входного сигнала возникает заметное запаздывание, ухудшающее динамику систем автоматичЕского управления.Целью предлагаемого изобретения является повышение быстродействия интегратора в режиме согласования знаков и помехоустойчивости. 10 50 Эта цель достигается за счет того, что в интегратор, содержащий последовательно соединенные преобразователь напряжение-частота, первый 25 вход которого является входом аналогоцифрового интегратора, триггер управления, реверсивный счетчик импульсов и цифроаналоговый преобразователь, выходом подключенный к первому входу блока аналоговой памяти, выход которого является выходом аналого-цифрового интегратора, блок сравнения, входы которого соединены соответственно с выходом блока аналоговой памяти и выходом цифроаналогового преобразователя, а выход через размыкающие контакты ключа подключен к второму входу преобразователя на" пряжение-частота, и релейный элемент, введены элемент сложения по40 модулю два, элемент запрета и трех- позиционный переключатель, входы которого подключены к источникам токов противоположной полярности, первый и второй управляющие входы - к выхо" 45 дам триггера управления, а выход трехпозиционного переключателя соединен со вторым входом блока аналоговой памяти, управляющий вход которого подключен к выхоцу элемента запрета, первый вход элемента запрета соединен с выходом блока сравнения, связанным с запрещающими входами триггера управления, второй вход подключен к.выходу элемента сложения по модулю два, соединенному с управляющим входом ключа, с шиной установки нулевого-состояния реверсивного счетчика импульсов и третьим управляющим входом трех- позиционного переключателя, а входы 60 элемента сложения по модулю два соедичены соответственнб с одним из вы-ходов триггера управления и через ,релейный элемент - с выходом блока аналоговой памяти. 65 На чертеже предстанлена блок-схе. ма предлагаемого интегратора.Интегратор содержит последовательно соединенные преобразователь 1 напряжение-частота с основным 2 и дополнительным 3 входами и двумя выходами 4, 5, триггер управления б с запрещающими входами 7, 8, реверсивный счетчик импульсов 9 с логическим элементом ИЛИ 10 на счетном входе 11, шиной 12 установки нулевого состояния и шинами реверса 13, 14, цифроаналоговый преобразователь 15, блок 16 аналоговой памяти с интегрирующим усилителем 17, переключателем "слежение-хранение" 18, управляющий вход которого является управляющим входом блока аналоговой памяти, исуммирующим входом 19, блок сравнения 20 и ключ 21, В интегратор дополнительно введены релейный элемент 22, элементы сложение по модулю два 23 и запрета 24, трехпозиционный переключатель 25 с входами 26, 27, тремя управляющими входами 28, 29, 30 и выходом 31. Релейный элемент 22 соединен по входу с выходом блока 16 аналоговой памяти, а выход релейного элемента 22 подключен к одному из входов элемента 23 сложение по модулю два, другой вход которого соединен с выходом триггера управления б. Третий управляющий вход 30 переключателя 25 соединен с выходом элемента 23, а ходы 26, 27 переключателя 25 подклю- чены к источникам токов 32 33 про-Фтиноположной полярности. Триггер управления 6 соединен по выходам также с управляющими входами 28, 29 трех- позиционного переключателя 25, в состав которого нходятдва элемента И 34, 35 и аналоговые ключи 36 и 37. Выход переключателя 25 соединен с входом 19 блока аналоговой памяти 16. Переключатель "слежение-хранейие" 18 этого блока по цепи управления соединен с выходом элемента запрета 24, запрещающий вход которого подключен к выходу элемента 23, а другой вход соединен с выходом блока сравнения 20, соединенным также с входами 7, 8 триггера управления б.Работа интегратора происходит следующим образом.В исходном состоянии при отсутствии входного напряжения (0 =0) преобразователь 1 напряжение-частота находится и заторможенном состоянии и напряжения на выходах цифро-аналогового преобразователя 15 (О ц ) и блока 16 аналоговой памяти ( О) равны нулю. При этом триггеры уйранления 6 и релейный элемент 22 находятся в согласованных состояниях, что соотнетствует одинаконым сигналам на входах элемента 23. Поэтому выходной сигнал этого элемента ранен нулю, Блок сравнения 20 череззамкнутый ключ 21 и находящийся в разблокированном состоянии элемент запрета 24 соединен с дополнительным входом 3 преобразователя 1 и управляющим входом переключателя 18 блока аналоговой памяти 16.При равенстве напряжений О , и О блок сравнения 20 находится в нулевом положении, а потому на входах 7, 8 триггера управления б отсутствуют запрещающие сигналы и выходы преобразователя 1 соединены с управлявшими входами триггера управления б.Независимо от состояния триггера управления б элементы И 34, 35, входящие в состав трехпозиционного переключателя 25, формируют на выходах нулевые логические сигналы, благодаря чему аналоговые ключи 36, 37 находятся в непроводящем состоянии и переключатель 25 отключает оба источника тока 32, 33 от суммирующего входа 19 20 блока 16, который при отсутствии сигнала на управляющем входе переключателя 18 работает в режиме сле- жения за напряжением Оц . Таким образом, в исходном состоянии анало го-цифровой интегратор подготовлен к интегрированию входного напряженияц.При подаче входного сигнала (О 40) преобразователь 1 напряжение-частота переходит в режим автоколебаний, при чем в зависимбсти от знака О на одном из его выходов 4 или 5 возникают импульсы, устанавливающие триггер управления б в состояние, при котором реверсивный счетчик 9 настраива- З 5 ется на сложение или вычитание импульсов, поступающих на его счетный вход 11 через элемент ИЛИ 10 с соответствующего выхода преобразователя 1. В зависимости от того, что происходит 4 О с триггером управления 6 при подаче сигнала Ов возможны два случая. Если состояние триггера б не изменяет- . ся (первый случай),на выходе элемента 23 действует нулевой сигнал и, следовательно, ключ 21, элемент запрета 24, переключатель 25 и блок 16 аналоговой памяти остаются в исходном состоянии. В этом случае счетчик 9 фиксирует выходные импульсы преобразователя 1, и схема работает 50 в режиме интегрирования входного напряжения Оь . При этом блок 16 аналоговой памяти отслеживает выходное напряжение цифроаналогового преобразователя 15 так, что разность сигна лов на входах блока сравнения 20 лежит в пределах его зоны нечувствительности. Поэтому на выходе блока 20 действует нулевой сигнал, не запрещающий прохождение импульсов на 60 входы триггера управления 6 и не оказывающий влияния на работу преобразователя 1 напряжение-частота.Когда при подаче О триггер управ- пения б переходит в противополож- , 65 ное состояние второй случай), возникает несоответствие логическихсигналов на входах элемента 23 сложения по модулю два и на выходе элемента 23 появляется единичный логический сигнал. По этому сигналу ключ 21 размыкается, а элемент запрета 24 блокируется по .запрещающему входу. Поэтому блок сравнения 20 отключает от дополнительного входа 3 преобразователя 1 и от цепи управления переключателя "слежение-хранение" 18, благодаря чему блок 16 ос.тается в режиме слежения,Под действием единичного выходного сигнала элемента 23, поступающего на шину 12 установки нуля, реверсивный счетчик 9 удерживается в положении, соответствующем нулевому напряжению на выходе цифроаналоговог преобразователя 15 несмотря на наличие импульсов на счетном входе 11. В то же время на выходе одного изэлементов И 34 или 35 трехпозиционного переключателя 25 под действиемединичных логических сигналов насоответствующем выходе триггера управления 6 и элемента 23 возникает единичный логический сигнал, в результате чего один из аналоговых ключей36 или 37 подключает источник токанадлежащей полярности к суммирующемувходу 19 блока 16 аналоговой памяти.Это вызывает изменение выходногонапряжения интеграторами, которое,проходя через нуль, изменяет знаки переключает релейный элемент 22 вположение, при котором вновь возникает соответствие логических сигналов на входах элемента 23. На выходе элемента 23 восстанавливаетсянулевой логический сигнал, и источниктока отключается от блока аналоговойпамяти,Время подключения соответствующего источника тока к блоку 16 определяется лишь суммарной задержкой переключения релейного элемента 22, элемента 23 и трехпозиционного переключателя 25 и при использовании обычных интегральных схем на несколько порядков меньше постоянной времени блока аналоговой памяти в режиме слежения. Поэтому выходное напряжение интегратораОз 1 за это время остается практическй равным нулю. Таким образом, если при подаче входного напряжения О происходит опрокидывание триггера управления б, то в схеме осуществляется переключение релейного элемента 22, после чего интегратор переходит. в сос тояние, аналогичное рассмотренному в первом случае. После этого осуществляется интегрирование входного напряжения Ов , причем при неиз748438 10 менном знаке Ов, выходное напряжениеопределяется выражениемО =- О сЦ.Овьа твгде Т - постоянная интегрирования,текущее время, т. е. процесспротекает так же, как в обычных аналого-цифровых интеграторах,При изменении знака входного напряжения Овпроисходит ойрокидывание триггера управления 6, Элемент23 выявляет несоответствие знаковсигналов на выходе триггера управления б и релейного элемента 22, т.е.различие знаков напряжений на входеи выходе интегратора, На выходеэлемента 23 появляется единичный логи ческий сигнал. и интегратор переходит в режим согласования знаков,входного и выходного напряжений. Поддействием логической единицы на шине12 счетчик 9 устанавливается в положение, при котором напряжение навыходе цифроаналогового преобразователя 15 становится равным нулю. Блок16 отрабатывает нулевое напряжениецифроаналогового преобразователя 15, 25Одновременно через трехпозиционйыйпереключатель 25 к его суммирующему входу подключается источниктока 32 или 33 полярностью","ойФеделяемой триггером управления 6, т, е. в 30конечном счете знаков напряжения Ов,Поэтому источник тока воздействуетна блок памяти 16 в том же направлении, что и перепад выходного напряжения цифроаналогового преобразователя 15, благодаря чему достигается существенное повышение быстродействия блока аналоговой памяти в режиме отработки нулевого напряженияцифроаналогового преобразователя 15.В момент, когда напряжение на выхо 40де блока 16 изменяет знак, происходитопрокидывание релейного элемента 22и на выходе элемента 23 устанавливаетсянулевой логический сйгнал, означающий окончание режима согласованиязнаков входного и выходного напряжений интегратора. При этом выходное напряжение Овпрактическиравно нулю и после окончания режимасогласования знаков начинается прОцесс интегрирования входного напряжения У с нулевыми начальными усилиями,благодаря чему достигается существенное уменьшение эквивалентного фазового сдвига, вйосимого интегратором. 55ФТаким образом, при изменении знакавходного напряжения ув и опрокидывания триггера управления 6 интеграторпереходитв режим согласования знаков,в процессе которого выходное напряжение Ов, скачком принимает практическинулевое значение, а релейный элемент22 устанавливается в соответствии с,Состоянием триггера управления 6. Этообеспечивается Следящим контуром сог ласования знаков, образованным логическим элементом 23, реверсивным счетчиком импульсов 9, цифроаналоговымпреобразователем 15, блоком 16 аналоговой памяти и релейным элементом22. При этом для повышения быстродействия схемы в режиме согласованиязнаков на вход инерционного звена(блока аналоговой памяти) указанногоконтура с помощью трехпозиционногойереключателя 25 подается дополнительный релейный сигнал управления,формирующий переходный процесс вблизи установившегося (нулевого) значения.Благодаря отсутствию днфференцирующей цепи и ждущего мультивибратора контур согласования знаков отли-,чается высокой помехоустойчивостьюи легко реализуется на интегральныхсхемах, что улучшает технологичностьинтегратора.Рассмотрим теперь работу интегратора при случайных сбоях счетчика 12,связанных, например, с воздействием помех или перерывов в подаче питания. Поскольку напряжение Она выходе блока аналоговой памяти 16 присбое счетчика сохраняется неизменным,элемент 23 остается в выключенномсостоянии, поэтому ключ 21 замкнут иэлемент запрета 24 разблокирован.При сбое счетчика 9 и возникновении разности напряжений О и Овых цаппревышающей порог срабатывания блока сравнения 20, на выходе этогоблока появляется единичный сигнал,блокирующий входы триггера управления 6. Сигнал с выхода блока 20через элемент 24 размыкает переключатель "слежение-.хранение" 18Iи блок аналоговой памяти 16 переходитв режим хранения, поддерживая на выходе интегратора напряжение ов, , предшествовавшее сбою. Одновременновыходной сигнал блока сравнения 20поступает на дополнительный вход3 преобразователя 1 напряжение-частота, в результате чего на одном изего выходов формируются импульсы высокой частоты, поступающиефчерез элемент ИЛИ 10 на счетный вход 11 счетчика 9. При этом триггер управления6 сохраняет исходное состояние, таккак на его запрещающих входах 7, 8действует единичный сигнал с выходаблока сравнения 20,В результате под действием счетных импульсов выходное напряжение цифроаналогового преобразователя 15 изменяется до тех пор, пока разность Овц - О становится меньше порога отпускания блока сравнения 20. Это приводит к исчезновению сигнала на дополнительном входе 3 преобразователя 1 и окончанию процесса восстановления информации в интеграторе,Отсюда ясно, что благодаря блокированию триггера управления б выходным сигналом блока сравнения 20 в процессе восстановления информации триггер управления б и релейный элемент 22 остаются в согласованных положениях. Поэтому сигналы на входах элемента 23 одинаковы, и контур согласования знаков не влияет на работу схемы в режиме восстановления.Таким образом, по сравнению с из-.вестными предлагаемый аналого-цифровой интегратор с восстановлением информации при случайных сбоях счетчика и с контуром согласования знаков входного и выходного напряжений благодаря введенным в него элементам и связям обладает повышенной помехоустойчивостью, более вы- . соким быстродействием в режиме согласования знаков и лучшей технологичностью.За счет принятого метода повышения помехоустойчивости интегратора отпадает необходимость применения специальных экранов, помехоподавляющих фильтров и других сложных в конструктивном и технологическом отношениях средств защитыот помех.Что касается повышения быстродействия интегратора в режиме согласования знаков входного и выходного напряжений, то следует отметить, что в предложенном устройстве согласование знаков происходит за время практически на порядок меньше, чем в известном устройстве. Это достигается благодаря тому, что в схеме обеспечивается оптимальный по быстродействию процесс сброса бЛока аналоговой памяти в нулевое положение, в то время как в известных интеграторах этот процесс носит апериодический характер.Формула изобретенияИнтегратор, содержащий последовательно соединенные преобразователь напряжение-частота, первый вход ко" торого является входом интегратора, модулю два соединены соответственнос одним из выходов триггера управления и через релейный элемент - с выхс40дом блока аналоговой памяти,Источники информации,п 15 инятые во внимание при экспертизе1. Патент США Р 3783392,кл. С 06 6 7/18, 1975.45 2. Авторское свидетельство СССРР 507872, кл. С 06 6 7/18, 197 б.3. Заявка ФРГ Р 2317821,кл, С 11 С 27/00, 1975,4, Авторское свидетельство СССРпо заявке Р 2490190,кл.С 0 б С 7/18,1977 (прототип). 5 10 15 20 25 30 35 триггер управления, реверсивный счетчик импульсов, цифроаналоговый преобразователь выходом подключенный к первому входу блока аналоговой памяти,выход которого является выходом интегратора, блок сравнения, входыкоторого соединены соответственно свыходом блока аналоговой памяти ивыходом цифроаналогового преобразователя, а выход через размыкающие контакты ключа подключен к второму входу преобразователя напряжение-частота, и релейный элемент, о т л ич а ю щ и й с.я тем, что, с целью повышения быстродействия в режиме согла"сования знаков и помехоустойчивости,в него введены элемент сложения помодулю два,элемент запрета и трехпозиционный переключатель, входы которого подключены к источникам токов противоположной полярности, первый ивторой управляющие входы - к выходам триггера управления, а выход трехпозиционного переключателя соединенсо вторым входом блока аналоговой памяти, управляющий вход которого подключен к выходу элемента запрета,первый вход элемента .запрета соединен с выходом блока сравнения, связаннылс запрещающими входами триггерауправления, второй вход подключен квыходу элемента сложения по модулюдва, соединенному с управляющимвходом ключа, с шиной установки нулевого состояния реверсивного счетчика импульсов и третьим управляющимвходом трехпозиционного переключателя, а входы элемента сложения по748438 С, Бел елевич игул хред ж,ка Коррект ПодписСР г. Ужго д, ул. Пр н Редактор И, Шубин акаэ 4241/337 ЦНИИПИ Го ио дел 113035 Москва, филиал ППП "Патен Составител Ткраж "751ударственногом йзобретенийЖ, Раущска омитета открыти наб д,