Вычислительно-логическое устройство

пй с;з О ПЕ ИЗОБРЕТЕНИЯ Союз СоветскиМСоциалистическихРеспублик К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ идетельстваависимое от авт. 1 9/06 Заявлено 27.1 Ч.1970 ( 143330118-2с присоединением заявкиГосударственный камнтеСоввта Министров СССРпа делам изобретенийи открытий риоритетпубликовано 10.Ч 111.1973, Бюллетень33 ДК 681.3.056(088.8 исания 21.11,1974 а опубликовани АвторыизобретенияЗаявитель В. Г. Колосов и В. ф. Мелехиннградский ордена Ленина политехнический институим. М. И, Калинина ВЫЧИСЛИТЕЛЬНО-ЛОГИЧЕСКОЕ УСТРОЙСТВОНА МАГНИТНОМ ОПЕРАТИВНОМ ЗАПОМИНАЮЩЕМТРОЙСТВЕ С МИКРОПРОГРАММНЫМ УПРАВЛЕНИЕМ Устройство относится к вычислительной технике,Известны вычислительно-логические устройства на магнитном оперативном запоминающем устройстве с микропрограммным управлением, содержащие контрольные импульсные формирователи тока, цепь циклического сдвига кодов и реверсивные ключи, выходы которых соединены с адресными шинами накопителя на магнитных сердечниках с ППГ. В таком устройстве логические операции выполняются непосредственно в ячейках МОЗУ (магнитное оперативное запоминающее устройство), адресные шины которых соединены с реверсивным и ключами, Эти ячейки составляют небольшую часть всего накопителя, названную функциональной. Для управления вычислительным устройством предлагается использовать методы микропрограммирования и синтезировать управляющее устройство также на адресных линейках МОЗУ. В этом случае входами реверсивных ключей могут управлять специальные выходы усилителей чтения по специальным диодам, объединенным своим сигналом совпадения. При таком построении микропрограммного автомата для кодирования каждого управляющего сигнала, поступающего на вход реверсивного ключа, требуется специальный двоичный разряд в кодовой части микроком анды. Рассмотренному вычислительному устроиству присущи три недостатка:1) для выполнения логических операцийчисла, хранящиеся в основном накопителе 5 МОЗУ, необходимо передать в функциональную часть, что снижает быстродействие и усложняет программу;2) при одинарном кодировании управляющих сигналов требуется большое число раз рядов в кодовой части микрокоманды, и принятая в устройстве длина слова может оказаться недостаточной для размещения микро- команды. Размещение микрокоманды в двух адресах ведет к усложнению схемы и сниже нию быстродействия. Двоичное кодированиенабора управляющих сигналов требует для построения микропрограммного автомата специализированных устройств - дешифратора и шифратора. Шифратор соответствует опреде ленным микропрограммам и лишает устройство универсальности;3) для каждого адреса функциональнойчасти накопителя, т. е, для каждого адреса, в котором возможно выполнение логических 25 операций, требуется свой реверсивный формирователь с памятью, входами настройки и изменяемой амплитудой.Цель предлагаемого устройства - повышение быстродействия и надежности устройства.30 Достигается она тем, что в предлагаемомустройстве одни входы матричного коммутаформирователями координатных токов 17 и 29. Пусть 1, - координатный ток в -той вертикальпои шине, подключенной к выходу 28 с-того формирователя 17. За положительное примем направление тока 1,. от выхода 28 во внешшою цепь. Состояние сердечника 13, в которое он намагничивается током 1 примем за единицу 1, - ток в 1-той горизонхтальной шине, подключенной к выходу 39 1-того формирователя 29, За положительное примем направление тока 1 из внешней цепи к выходу формирователя 39, Ток 1 намагничивает сердечники трансформаторов 13 в состояние нуль, За положительное направление тока 1, в адресной шине 2 примем такое, которое намагничивает сердечники линейки МОЗУ в состояние единица. Выходная обмотка 16 включена так, что положительный выходной ток 1, намагничивает сердечник трансформатора 13 в состояние единица.С учетом принятых обозначений для трансформатора 13, находящегося в -том столбце и 1-той строке, можно написать25 В 11 -- ( 1 В- 1,. Ю - Рю) з 1 дп Х тора подключены к выходам реверсивных координатных формирователей, а другие - к выходам нереверсивных координатных формирователей. Управляющие входы каждого координатного формирователя подсоединены к соответствующим выходам регистра кода микрокоманды, а входы считывания координатных формирователей подключены к выходам тактового блока.На чертеже изображена схема вычисли- тельно-логического устройства с выполнением преобразований в накопителе МОЗУ.Устройство содержит накопитель 1 на магнитных сердечниках с ППГ с адресными шинами 2 и разрядными шинами 3, усилители воспроизведения 4, блок коммутации сигналов 5, регистр регенерации 6 с формирователями разрядных импульсов тока, устройство управления 7, в которое входят тактовый блок 8, логический блок 9, регистр кода мирокоманды 10, регистр адреса микро- команды 11, дешифратор 12; матричный коммутатор, содержащий т трансформаторов 13 на сердечниках с ППГ со входными обмотками 14 и 15 и с выходной обмоткой 16; т реверсивных формирователей 17 координатных импульсов тока по координате х со входами управления 18 - 22, входами считывания 23 - 27 и выходом 28; нереверсивные формирователи 29 со входами управления 30 - 34, входами считывания 35 - 38 и выходом 39.Трансформаторы 13 составляют прямоугольную матрицу тп, обмотки 14 в каждой строке соединены последовательно и подключены к выходу 39 соответствующего формирователя 29. Обмотки 15 в каждом столбце соединены последовательно и подключены к выходу 28 соответствующего реверсивного формирователя 17. Выходная обмотка 16 каждого трансформатора через резистор (или нелинейный элемент) 40 подсоединена к соответствующей адрееной шине 2 накопителя 1. Входы управления координатных формирователей 17 и 29 соединены с выходами регистра кода микрокоманды 10 и первой ступени дешифратора адреса микрокоманд 12, входы считывания - с выходами тактового блока 8.Разрядные шины 3 накопителя 1 соединены 50 со входами усилителей воспроизведения 4 и выходами регистра регенерации 6. Выходы усилителей 4 через блок коммутации 5 подсоединены ко входам регистра регенерации 6, регистра адреса микрокоманд 11, регистра 55 кода микрокоманд 10, логического блока 9. Выходы логического блока подсоединены к управляющим входам блока коммутации 5 и регистра регенерации 6. Выходы регистра адреса микрокоманд 11 подсоединены ко входам дешифратора первой ступени 12.Для формирования в адресных шинах 2 импульсов тока различной величины и полярности используются импульсные трансформаторы 13 на сердечниках с ППГ, управляемые М (1 Ю" - 1 % )А,где T Р, В, - числа витков в обмотках15, 14, 16;Р, - м.д.с., необходимая для перемагничивания сердечника трансформатора 13;А - логическая функция: А =1,35если сердечник трансформатора 13 находится в состоянии, противоположномдействию результирующейм.д.с.; А=О, если сердечник намагничен в состояние, соответствующее действию результирующейПоставим в соответствие импульсам токов4511,1 переменные г, к, у:1, 0г 011 01 ю 1 г +Ю,уу 0 1 х 0 В исходном состоянии все сердечники трансформаторов 13 намагничены в нуль. Цикл работы матричного устройства форми 60 рования импульсов тока в адресных шинах 2 занимает пять тактов: НС - такт настройки трансформаторов матрицы для считывания; С - такт считывания линейки накопи 65 тел я;393741 Такт НЗ" Такт НУ" Токт 3" Такт Сф Такт НС" Операция пп Считывание адреса г; и запись (регене- гг,рация) в адрес гг й, гг х; хг,й-, г Уг Угг тУ- 1 0 0 0 1 Запись в адрес игрс конъюнкциейй, гггрхвгхг,Й иУрУгг НЗ - такт настройки трансформаторов для записи в накопитель;3 - такт записи в накопитель МОЗУ; НУ - такт начальной установки сердечников трансформаторов в нуль.Требуемые последовательности импульсов тока в адресных шинах г и соответствующие им последовательности импульсов тока в координатных шинах х и гг при выполнении различных операций в МОЗУ представлены в таблице.Характеристику требуемых последовательностей импульсов при выполнении различных операций в МОЗУ можно получить путем суперпозиции таблиц, соответствующих заданной операции при считывании (2 или 3) и записи (4 или 5). Адреса при считывании 4 Запись в адрес пгр с дизъюнкцией гг,Мантр хогг хг,гги Ури записи могут совпадать и отличаться. Запись может производиться одновременно внесколько адресов (в пределе - во все). Каквидно из таблицы, импульсы тока в адресных5 шинах во время вспомогательных тактовНС, НЗ и НУ по абсолютной величинеравны 0 или 0,5 и, следовательно, не могутизменять состояние сердечников накопителя,так как токи в разрядных шинах бывают10 только во время такта 3,Требуемые последовательности координатных токов формируются с помощью г-того реверсивного формирователя 17, последовательности 1 - с помощью г-того формирова 15 теля 29.Операция 1 в таблице обычно выполняетсяпри считывании и регенерации микрокоманКод микрокомандыХарактеристика 2 3 4 5Х 1, Х 1, Х 1, Х 1 2 3 4 5Уу Уу У 7 У/ 65 ды, операции 2 - 5 выполняются над числами в МОЗУ в соответствии с кодом микро- команды. Адрес микрокоманды кодируется в двоичном коде, Рассмотрим способ кодирования набора управляющих сигналов. Для выполнения операций 2 - 4 по какому-либо адресу Ц необходимо указать координаты этого адреса х=1 и у=1, а также характер операции. Для каждой из четырех операций 2х 1 =1, если необходимо выполнить операцию 2 в адресе, у которого координата х=1;2хг =О, если в адресе, у которого координата х=1, операция 2 не должна выполняться.Номер операции 2 в ; 4 соответствует таблице,В примере закодировано выполнение операции 2 (считывание в прямом коде) по адресу 1 - 1 и операции 4 (запись с дизъюнкцией) по адресам 1 - 1, 2 - 1. Первая цифра адреса соответствует координате х, вторая - координате у.Рассмотрим последовательность работы вычислительного устройства при выполнении микрокоманды.Перед началом цикла выполнения микро- команды в регистре 11 хранится код адреса микрокоманды.Первый такт. Считывание кода адреса микрокоманды, расшифровка его дешифратором первой ступени 12, содержащим две части для расшифровки координат х и у, Выходы дешифратора 12, соответствующие координате х, соединены со входами настройки 18 формирователей 17, соответствующие координате д - со входами настройки 30 формирователя 29. Допустим, что хранился код адреса 2 - 2 (для упрощенного примера на четыре адреса). Тогда импульсы с выхода дешифратора намагничивают вверх сердечники трансформаторов второго формирователя 17 и сердечник трансформатора второго формирователя 29.Второй такт. Считывание формирователей 17 по цепям 24 и формирователей 29 по цепям 36. При этом в соответствии с настройкой получают х .=+1, У 1=+1, х 1= У 2=0(2 - 5) отводится один двоичный разряд кода микрокоманды. Таким образом, для управления матрицей тКп (т п адресами накопителя) требуется 4 т+4 п двоичных разрядов 5 микрокоманды. Итак, микрокоманда имеетследующий формат:в разрядах 1 - Й хранится код адреса следующей микроком анды; уу =О, если операция 2 не выполняется2или выполняетсч по адресу, у которого координата у=1;У 1 =1, если выполняется операция 2, причем по адресу, у которого координата у),Пример кодирования операций в матрице 2 х,2: з 5 На выходе трансформатора 13 с координатами 2 - 2 получают г= - 1, а сердечник трансформатора намагничивается в состояние единица, Под действием тока в адресной шине 2 - 2 из МОЗУ считывается код микро команды, Через усилители воспроизведения 4и устройство коммутации сигналов 5 этот код записывается в регистр регенерации 6 и регистры адреса и кода микрокоманды 11 и 10.Третий такт. Регенерация микрокоманды 45 по адресу 2 - 2 МОЗУ, С этой целью происходит считывание формирователей 17 по цепям 26 и формирователей 29 по цепям 38.В соответствии с произведенной в первом такте настройкой получают х 2=0,5, х 1=0, 50 у 1=У 2=0, На выходе трансформатора 13 скоординатами 2 - 2 получают я=+0,5, Одновременно сигнал из управляющего устройства 7 считывает регистр регенерации 6. Выходные импульсы тока поступают в разрядные шины 55 3, и считанный код записывается по адресу2 - 2.Четвертый такт. Считывание кода микрокоманды из регистра 10. При этом импульсы с выходов60 поступают на входы настройки 19 - 22 формирователя 17, а импульсы с выходов9на входы настройки 31 - 34 -того формирователя 29. Допустим, что код микрокомандысоответствует рассмотренному выше примеру.Тогда намагничиваются вверх сердечникитрансформаторов первого формирователя 17, 5сердечники трансформаторов второго формирователя 17, сердечники второго формирователя 29.Пятый такт - такт НС. Тактовый импульспроходит по цепи считывания 23 формирователей 17 и по цепи 35 формирователей 29.В соответствии с настройкой формирователейполучаютх, =О, х,=О, у, =О, у,=.0, г,=О.15Шестой такт - такт С. Тактовый импульс проходит по цепям 24 формирователей17, по цепям 36 формирователей 29. В соответствии с настройкой получают:х,=+1, х,=О, у,=О, у,=1,г= - 1, г=О, А/11.В линейке 1 - 1 считывается код, который записывается в регистр регенерации 6.Седьмой такт - такт НЗ. Тактовый импульс проходит по цепи 25 формирователей17 и по цепи 37 формирователей 29. При этомполучают:х,=05; х,=05; у,=О; у,=1; г= - 05;30г= - 0,5; г.,=О г=ОВосьмой такт - такт 3. Тактовый импульс проходит по цепи 26 формирователей17 и по цепи 38 формирователей 29. Получают 35х,= - 05; х,=О; у,=О; у,=О;г,д -- Од 51 гд = гдд = г 22 = 0Одновременно считывается регистр регенерации 6, и код считанного числа по разрядным 40шинам 3 поступает в накопитель. Этот кодс дизъюнкцией записывается в линейки адресов 1 - 1,2 - 1,10Девятый такт - такт НУ. Тактовый импульс проходит по цепи 27 формирователей17, Получаютх,= - 05; х,=О; у,=О; у,=О;г=05; г=г=г,=О.Никаких изменений в накопителе не происходит. Сердечники трансформаторов 13 оказываются намагниченными в нуль.Чтобы увеличить число разрядов в кодо.вой части микрокоманды, можно разместитьмикрокоманду в нескольких адресах накопителя либо записать ее в специальном ПЗУ,число разрядов которого превышает числоразрядов основного накопителя 1,Предмет изобретенияВычислительно-логическое устройство на магнитном оперативном запоминающем устройстве с микропрограммным управлением, содержащее матричный магнитный накопитель, выходы которого через усилители воспроизведения, блок коммутации и логический блок подключены к соответствующим входам регистров кода и адреса микрокоманды, другие входы которых соединены с выходом тактового блока, матричный коммутатор, дешифратор, реверсивные и нереверсивные координатные формирователи импульсов тока, один вход каждого из которых подсоединен к соответствующим выходам дешифратора, отличаюи 1 ееся тем, что, с целью повышения быстродействия и надежности устройства, одни входы матричного коммутатора подключены к выходам реверсивных координатных формирователей, а другие - к выходам нереверсивных координатных формирователей, управляющие входы каждого координатного формирователя подсоединены к соответствующим выходам регистра кода микрокоманды, а входы считывания координатных формирователей подключены к выходам тактового блока.оставитель В. Гордонова каз 569/3 Изд. ЛЪ 215 Тираж 64 Подписно ЦНИИПИ Государственного комитета Совета Министров СССР