Дельта-модулятор

(51) 5 Н 03 М 3/О 4 3 3/00 ГОСУДАРСТВЕННЫЙ НОМИТЕпо изоБРетениям и очкРытПРИ ГКНТ СССР ПИСАНИЕ ИЗОБРЕТЕНИЯ У СВИДЕТЕЛЬСТВ 1(56) Авторское свидетельство СССР В 1425838, кл. Н 03 М 3/02, 1987.Авторское свидетельство СССР по заявке В 4415379/24, кл Н 03 М 3/О 1988.Авторское свидетельство СССР В 1510090, кл. Н 03 М 3/02, 1988. (54) ДЕЛЬТА-МОДУЛЯТОР(57) Изобретение относится к вычис лительной технике и технике связи,м.б. использовано в многоканальных системах цифровой обработки информации и позволяет повысить достоверность и расширить область при-.менения дельта"модулятора путем обеспечения возможности достоверного формирования многоканального дельтаода. Дельта-модулятор содержит компаратор 1,1, мультиплексор. 2, триггер 4 и 5, элемент 6 задержки, реверсивный счетчик 7, цифроаналоговый преобразователь 8, счетчик 17 импульсов и генератор 18 тактовых импульсов. Цель достигается благодаря введению кожараторов 1,2-1.М (М - число одновременно преобразуемых аналоговых сигналов)мультиплексора 3, элемента И-НЕ 9, элементов ЗАПРЕТ 10, 11, элементов И 12, 13, элементов ИЛЫ 14, 15 и уэ 1ла 16 оперативной памяти. 1 з.п, ф-лы, 3 илИзобретение относится к вычислытельной технике и технике связи и может быть использовано в многоканальных системах цифровой обработки информациы.Цель изобретения - повьппение достоверности и расширение области применения дельта-модулятора путем обеспечения возможности надежного и достоверного формирования многоканального дельта-кода.На Фиг. 1 изображена блок-схема дельта-модулятора; на фиг.2 - схема узла оперативной памяти, на фиг. 3 - временные диаграммы работы,Дельта-модулятор содержит компаратор 1, первый и второй мультиплексоры 2 и 3, первый и второй триггеры 4 и 5, элемент 6 задержки, реверсивный счетчик 7, цифроаналоговый преобразователь 8, элемент И-НЕ 9, первый и второй элементы ЗАПРЕТ 10 и 11, первый и второй элементы И 12 и 13, первый и второй элементы ИЛИ 14 и 15, узел 16 оперативной памяти, счетчик 17 импульсов,генератор 18 тактовых импульсов, входы 19, первый и второй выходы 20 и 21,Узел 16 оперативной памяти выполнен (фиг.2) на блоке 22 оперативной памяти и буферном регистре 23 и со" держит первый, второй и третий информационные входы 24-26, адресные входы 27, управляющий вход 28, первый, второй и третий выходы 29-31.Дельта-модулятор работает следуюарм образом.В дельта-модуляторе производится преобразование в цифровой последовательный код входных аналоговых сигналов Х 1(с) - Х (с), поступающих на входы 19.1- 19.М, по правилу Р,= зцп Х (пТ), - Х (1)И 1, г И 1,И 13 где я1, М - номер преобразуемогоканала Х (пТ) - значение вхбдного сигч й нала и-го канала в п-й момент дискретизации, ИТ - период дискретизации; Х 1 - аппроксимирующее на- Ь пряжение и-го канала,1,а О; здп(О)О,ц О. Генератор 18 тактовых импульсовгенерирует непрерывную последовательность импульсов Б (Фиг.З) с частотой ИТ . Укаэанная последовательность поступает на вход счетчика 17с коэффициентом пересчета И, изменяясостояние счетчика 17 по переднемуфронту импульсов Ц (момент временина Фиг.З). Сигнал с разрядных выходов счетчика 17 а Е 1 С,И поступает на управляющие входы муль типлексора 3, подключая выход и+1-гокомпаратора 1,(1+1) к информационному входу второго триггера 5, и одновременно на первые выходы 20 дельтамодулятора, индицируя номер обрабатываемого канала. Сигнал с разрядныхвыходов счетчика 17 поступает также на адресные входы 27 узла 16 оперативной памяти, поэтому опрос и обработка каждого входного сигнала повторяются периодически через И тактовсигнала О, т,е. с частотой дискретизации ТРассмотрим обработку и преобразование р-га входного сигнала дельтамодулятора Х(Т), р Г 1 1,М . Присостоянии счетчика 17, равном ц =ррвыход компаратора 1,р подключаетсяк информационному входу триггера 5.Одновременно при высоком уровне сигнала П, поступающего на вход узла 16 опе-,ративной памяти и вход разрешения записи реверсивного счетчика 7, изузла 16 считывается и записываетсяв реверсивный счетчик 7 значениекода, соответствующее аппроксими(Р 1рующему сигналу р-го канала Х ,сформированное в предыдущем периоде.дискретизации. Сигнал с разрядныхвыходов реверсивного счетчика 7 поступает на входы цифроаналоговогопреобразователя 8, на выходе которого формируется значение сигналаХ. Компаратор 1,р сравниваетзначения Х 1(пТ) и Х 1 и формируетна своем выходе сигнал в соответствии с правилом (1) . По заднему 50фронту сигнала Б (момент времени)указанное значение фиксируется вовтором триггере 5, сигнал с прямогои инверсного выходов которого подается на первые входы соответственно первого и второго элементов И 12и 13. На третьи входы указанных элементов И 12 и 13 с второго и третьего вьмодов 30 и 31 узла 16 оперативной памяти поступают сигналы, инветствующих выхбдов узла 16 в следую щем периоде дискретизации (через Мтактов),повторяя обработку р-гу ка(Р 1нала, Так как значение сигнала Х5пропорционально состоянию реверсивного счетчика 7, происходит слежение значения Х за входным сигналлом - при увеличении Хф(пТ) увелил (рчива ется значение Х и при уменьшении Х ( (пТ) значение 1 ( уменьшается .(Р 1Таким обаз 1 ом, если аппроксимирукщий сигнал Х( Е(О,Пн) на выходе элемента ИЛИ 14 Формируется нулевое зна 5 чение сигнала, в результате чегопервый мультиплексор 2 нахрдится вположении, когда его выходной сигнал (сигнал на втором выходе 21 дель"та-модулятора) повторяет сигнал на20 прямом выходе второго триггера 5,т.е. соответствует правилу (1),Допустим теперь, что в некотороминтервале дискретизации аппроксимирующее напряжение Хстало равным(Р 325 номинальному, Это значит, что врезультате слежения за входям сигналом Х 1) произошло полное заполнение реверсивного счетчика 7, которое фиксируется появлением нулевого30 уровня на выходе элемента И-НЕ 9,Указанный уровень сигнала записывается в интервале вРемени Т з) в узел16 оперативной памяти по второмувходу 25 и считывается из узла 1635 через М тактов (в следующем периодедискретизации при состоянии счетчика 17, равном Ч = р), Если в сле, дующем периоде дискретизации выпол- .няется условие Х () Пи, то указан 40 ный сигнал в этом периоде дискрети) зации запрещает прохождение тактовых импульсов Б ( Фиг.3,1) с выхода элемента 6 задержки через элементИ 12 на вход сложения реверсивного 50 55 поступает на управляющий вход муль 5 1649 дицирующие крайние значения сигнал (рла Х 1 - номинальное и нулевое. Инидикация этих значений производится путем фиксации крайних состояний реверсивного счетчика 7 с помощью элементов И-НЕ 9 и ИЛИ 15 нулевыми значениями на их выходах. Примемл (р 1сначала, что значение ХЕ (О,Н), где П - номинальное напряжениеНблока 8. В этом случае на выходах элементов И-НЕ 9 и ИЛИ 15 значения сигналов единичные и поэтому сигнал Б е выхода элемента 6 задержки поступает через один из элементов И 12 и 13 на вход сложения или вычитания реверсивного счетчика 7. Одновременно единичные значения сигналов с второго и третьего выходов 30 и 31 узла 16 поступают на запрещающие входы элементов ЗАПРЕТ 10 и 11, разрешающие входы которых соединены с прямым и инверсным выхо" дами второго триггера 5, и запрещают, прохождение сигналов с выходов триггера 5 на входы первого элемента ИЛИ 14. В результате этого на выходе элемента ИЛИ 14 Формйруется нулевое значение сигнала, при котором первый мультиплексор 2 находится в положении, когда сигнал на его выходе (втором выходе 21 дельта-модулятора) соответствует сигналу на прямом выходе триггера 5. Время.задержки в элементе б Г = ,2 - о;ф.т.е.изменение состояния реверсивного счетчика 7 происходит попереднему Фронту сигнала Б (д иг. 3, б) .по окончании сигнала П на его входеразрешения записи, причем, если значение входного сигнала Х (пТ) Х. "(ф)импульс П через элемент И 12 поступает на вход сложения реверсивного счетчика 7, увеличивая его состояние, если же значение входного сигнала Х ф(пТ)Х 1, импульс П поступает через элемент И 13 на вход вычитания реверсивного счетчика 7, уменьшая его состояние. Сигнал с разрядных выходов реверсивного счетчика 7 поступает на входы элементов И-НЕ 9 и ИЛИ 15 и первые информа" ционные входы 24 узла 16 памяти, на второй и третий информационные входы 25 и 26 которого поступают сигналы с выходов элементов 9 и 15, Указанные значения записываются вГузел 16 при низком уровне сигнала Б на входе 28 и считываются с соот 4 счетчика , т.е, это приводит к Формированию того же значения аппроксимирующего напряжения л,= Х и= Ня.ЛМ Ю Наличие нулевого уровня сигнала на втором выходе 30 узла 16 при единичном сигнале на прямом выходе триггера приводит к открыванию первогоэлемента, ЗАЙРЕТ 10, Формирующего насвоем выходе единичный сигнал, который через первый элемент ИЛИ 14 типлексора 2. При этом мультиплексор2 переключается в положение, при котором на его выходе Формируется последовательность, соответстующая выход16496 35 ному сигналу первого триггера 4. Триггер 4 изменяет свое состояние синхронно с триггером 5, т.е. по заднему Фронту сигнала П (момент време 5ни й). Поэтому при выполнении условия Х (пТ)Б в выходной последо(р 1вательности формируется чередующаясяпоследовательность сигналов (0,1),соответствующая номинальному значению аппроксимирующего сигнала в р-мканале,Если же в следующем периоде дискретизации Х (пТ) ( Ун, то единичфр)но е значение сигнала с инверсноговыхода второго триггера 5 разрешаетпрохождение тактовых импульсов П свыхода элемента 6 задержки через элемент И 1 3 на вход вычитания р еверсивного счетчика 7 , а это приводитк соответствующему уменьшению аппроксимирующег о напряжения ХС У ,Л (р 1Наличие нулевого уровня сигнала навтором выходе 30 узла 16 приводит кформированию такого же уровня сигнала на выходе первого элемента ЗАПРЕТ10, так как выходной сигнал второготриггера 5 в этом случае являетсянулевым. Поэтому нулевой уровеньсигнала с выхода первого элемента 3 ОИЛИ 14 не приводит к переключениюмультиплексора 2 и на выходе 21 Формируется сигнал, соответствующийсигналу на прямом выходе триггера 5,а значит, производится слежениеза входным сигналом Хф(пТ),Допустим теперь, что в некоторомдругом периоде дискретизации аппроксимирующее напряжение стало равнонулю. Это означает, что в результа Оте слежения за входным сигналомХф (й) произошло полное обнуление .реверсивного счетчика 7, которое Фик-,сируется появлением нулевого уровняна выходе второго элемента ИЛИ 15, 45Сигнал с выхода элемента ИЛИ 15 винтервале времени И,С ) записывается по третьему входу 26 в узел16 и через М тактов (в следующемпериоде дискретизации при состояниисчетчика 17, равном Ч = р) считывается по третьему выходу 31 узла16 памяти. Если в следующем периодедискретизации входной сигнал р-го канала Х(1 ( О, то сигнал с третьеговыхода 31 узла 16 памяти запрещаетпрохождение тактовых импульсов У свыхода элемента 6 задержки через элемент И 13 на вход вычитания ревер 66 8сивного счетчика 7 и приводит к формированию того же значения аппроксимирующего напряжения Х 1, = О. Наличие же нулевого уровня сигнала на третьем выходе 31 узла 16 приводит к открыванию второго элемента ЗАПРЕТ 11, что при единичном сигнале на инверсном выходе второго триггера 5 приводит к формированию единичного сигнала на выходе первого элемента ИЛИ 14 и переключении мультиплексора 2 в положение, при котором на его выходе формируется последовательность, соответствующая выходному сигналу первого триггера 4. Поэтому при выполнении условия Х(Р 1(й) ( 0 в выходной последовательности формируется чередующаяся последовательность. сигналов (0,1), соответствующая нулевому значению аппроксимирующего сигнала в р-м канале.Если в следующем периоде дискретизации выполняется условие Х(Р 1(й) О, то единичное значение с прямого выхода второго триггера 5 разрешает прохождение импульсов П с выхода элемента 6 задержки через первый элемент И 12 на вход сложения реверсивного счетчика 7, что приводит к соответствующему увеличению аппрок симирующего напряжения. ХО. На., л(р 1 личие нулевого уровня сигнала на третьем выходе 31 узла 16 не приводит к переключению мультиплексора 2, так как выходной сигнал на инверсном выходе триггера 5 также имеет нулевое значение, а значит, на выходе 21 формируется сигнал 1 соответствующий сигналу на прямом выходе второго триггера 5, т.е. производится слежение за выходным сигналом р-го канаХ.Опрос и обработка всех М каналов производится последовательно за один период дискретизации Т, в результате чего на втором выходе 21 дельта- модулятора Формируется многоканальная дельта-кодовая последовательностьИ Ю О 1 Вида фв Э эЭ р Э 5+1 э , ф фсоответствующая описанно- (М) чму алгоритму работы, причем при выходе входного сигнала р-го канала за пределы динамического диапазона в выходной последовательности Формируются чередующиеся импульсы Э=ЩЮОв Э , = 1 Ф и т.д.э а при возврате значенйя входного сигнала в пределы динамического диапазона возобновля 1649( ббется слежение за зпачанием входного сигнала без всякого переходного процесса, полностью исключая сбои и автоколебательный режим работы устройства по данному каналу.Узел 16 оперативной памяти работает следующим образом.При высоком уровне сигнала Б (интервал времени Г -), блок 22 на ходится в режиме чтения и формирует на своих первом - третьем выходах сигналы, записанные ранее, в предыдущем периоде дискретизации, по адресу, задаваемому состоянием счетчика 17 на входах 27. Сигналы с первых выходов блока 22 (выходы 29 узла) поступают на установочные входы реверсивного счетчика 7, а сигналы с второго и третьего выходов блока 22 через регистр 23 (выходы 30 и 31 узла) - на третьи входы элементов И 12 и 13 и запрещающие входы элементов ЗАПРЕТ 10 и 11. По заднему фронту сигнала Н (момент времени г.) сигналы с вто рого и третьего выходов блока 22 фиксируются в регистре 23, чем предотвращается неопределенное состояние на его выходах. Одновременно блок 22 переводится в режим чтения и записывает по адр есу, з адаваемому счетчиком 17, значения входных сигналов блока 22 в интервале времени (г. - ).формула изобретения1. Дельта-модулятор, содержащий первый компаратор,генератор тактовых импульсов, выход которого подключенк входу элемента задержки, входу пер вого триггера и тактовому входу второго триггера, выход первого триггера подключен к первому информационному входу первого мультиплексора, реверсивный счетчик, выходы которо го соединены с входами цифроаналогового преобразователя, выход которого подключен к первому входу первого компаратора, счетчик импульсов, выхо. жы которого являются, первыми выходами дельта-модулятора, о т л и ч аю щ и й с я тем, что, с целью повьппения достоверности и расширения области применения дельта-модулятора путем обеспечения воэможности формирования многоканального дельта-кода, в дельта-модулятор, введены второй мультиплексор, узел оперативной памяти, элементы И, элементы ИЛИ,зэлементы ЗАПРЕТ, элемент И-НЕ ивторой М-й компараторы (М - числоодновременно преобразуемых аналоговых сигналов), первые входы которыхи второй вход первого компаратораявляются соответственно вторым - М-ми первым входами дельта-модулятора,выходы первого - М-го компараторовсоединены с соответствующими информационными входами второго мультиплексора, управляющие входы которого объединены с адресньии входамиузла оперативной памяти и подключены к выходам счетчика импульсов, входкоторого объединен с управляющимвходом узла оперативной памяти и входом разрешения записи реверсивногосчетчика и подключен к выходу генератора тактовых импульсов, выходвторого мультиплексора соединен с информационным входом второго триггера,прямой выход которого подключен квторому информационному входу первого мультиплексора, разрешающемувходу первого элемента ЗАПРЕТ и первому входу первого элемента И, выходкоторого соединен с суммирующим входом реверсивного счетчика, инверсный выход второго триггера подключенк разрешающему входу второго элементаЗАПРЕТ и первому входу второго элемента И, выход которого содеинен свычитающ":ы входом реверсивного счетчика, выходы элементов ЗАПРЕТ подключены к входам первого элементаИЛИ, выход которого соединен с управляющим входом первого мультиплексора, выход которого является вторым выходом дельта-модулятора, выходэлемента задержки подключен к вторым входам элементов И, входы элемента И-НЕ и второго элемента ИЛИсоответственно объединены с первымиинформационными входами узла оперативной памяти и подключены к выходам реверсивного счетчика, выходыэлемента И-НЕ и второго элемента ИЛИсоединены соответственно с вторым итретьим информационными входами узлаоперативной памяти, первые выходыкоторого подключены к установочнымвходам реверсивного счетчика, второйи третий выходы узла оперативной памяти соединены с запрешающими входами соответственно первого и второго элементов ЗАПРЕТ и третьими входами соответственно первого и второго элементов И.2 оставитель О.Ревинскиехр ед. М, Дидык ГКорректор Н.КорольПодписноекрытиям при ГКНТ СССР Редактор А,Лежки аз 152 3 В и по изобретениям и о-35, Раушская наб. И Госуда твенного комитет 113035, Москва, Производственно-издательский комбинат Патент , г. Ужгород, ул. Гагарина,11 11 1 б 492. Дельта-модулятор по п.1, о т - л и ч а ю щ и й с я тем, что узел оперативной памяти содержит блок оперативной памяти и буферный регистр, тактовый вход которого объединен с входом записи-чтения блока оператив- ной памяти и является управляющим входом узла, адресные, первые, второй и третий информационные входы 1 блока оперативной памяти являются одноименными входами узла, первые выходы блока оперативной памяти являются первыми выходами узла, второй итретий выходы блока оперативной памяти содеинены соответственно с первым и вторым информационными входамибуферного регистра, первый и второйвыходы которого являются соответственно вторым и третьим выходами узла.