Декодер для системы связи с адаптивной дельта-модуляцией

СООЗ СОВЕТШИниинкнгРЕСПУБЛИН А 1) Н ОЗМ 3/ 00 САНИЕ ИЗОБРЕТЕНИ ут связ хнический ин- С,М.Брискман,м 8)тельство СССРМ 3/02, 1984,Под ред еСвязь, 1976,тьство СССР 3/02, 1986. Р ДЛЯ СИСТЕМЫ СВЯЗИДЕЛЬТА-МОДУЛЯЦИЕЙтение относится к тислительной технике(57) Изосвязи и е Его ГОСУДАРСТВЕННЫЙ КОМИТЕТПО ИЭОБРЕТЕНИЯМ И ОТКРЫТИЯМПРИ ГКНТ СССР(71) Московский инсти Ереванский политеститут(72) В.А,Петросян,Г.В.Шемякин, В,А,Абри Е.В.Костюк(56) Авторское свидУ 1269270, кл, Н 03Дельта-модуляцияМ,Д.Венедиктова, Ис. 192, рис.7. 13.Авторское свидетУ 1392619, кл. Н 03 2использование при построении цифровых систем связи позволяет повысить точность декодирования в условиях пакетных ошибок в канале связи. Декодер содержит амплитудно-импульсный модулятор 1, интегратор 2 фильтр 3 нижних частот, селектор 4 пачек символов, регистр 7 сдвига и сглаживающий фильтр 8. Благодаря введению селекторов 5, 6 пачек сим" волов, сглаживающего фильтра 9, блока 10 выборки и хранения и переключателя 11 в декодере обеспечивае ся обнуление интегратора 2 при появ ленни пакета ошибок (с длительностью большей максимально допустимой), и подключение на время действия этого пакета к модулятору 1, запомненного блоком 10 выборки и хранения. Тем самым снижаются длительность и интенсивность переходных процессов. 1 ил.еИзобретение относится к техникесвязи и вычислительной технике иможет быть использовано при построении цифровых систем связи.5Цель изобретения - повышение точности декодирования в условиях пакетных ошибок в канале связи,На чертеже приведена блок-схема декодера, 10Декодер содержит амплитудно-импульсный модулятор 1, интегратор 2,фильтр 3 нижних частот (ФНЧ), первый - третий селекторы 4-6 пачексимволов, регистр 7 сдвига, первый 158 и второй 9 сглаживающие фильтры,блок 10 выборки и хранения и переключатель 11. На чертеже обозначеныинформационный и тактовый входы12, 13, 20Селекторы 4-6 пачек символов выйолнены каждый на регистре сдвига,прямые и инверсные выходы которогосоединены с первыми и вторыми входами элемента эквивалентности (равнозначности), Первый и второй селекторы 4, 5 одинаковы,Блок 10 выборки и хранения можетбыть реализован, например, на операционном усилителе с конденсатором на входе.В основе работы декодера лежитследующее.В декодерах с одним селекторомпачек символов при поступлении наего вход цифрового сигнала, подвергшегося воздействию цифровой пакетной ошибки в виде длинной последовательности однополярных (например,отрицательнь 1 х) импульсов, через некоторое время напряжение на выходеинтегратора станет минимально возможным (отрицательным). Кроме того,в соответствии с алгоритмом адаптации шага квантования после каждой 45ш -значной перекрывающейся комбинации одноименных символов, посту"пающей на вход селектора пачек символов, на выходе этого селекторабудет появляться положительный импульс. Число ш обычно равно 2-;5 взависимости от тактовой частоты работы кодера. Идущие подряд положительные импульсы с выхода селектора пачек символов заряжают сглажи,вающий фильтр до максимально возможной величины, что соответствуетмаксимально возможному шагу квантования. Таким образом, после окончания действия пакета ошибок во входном цифровом сигнале траектория выходного сигнала начнется с отрицательного уровня насыщения, а шаг квантования будет максимально возможным, Нормализация работы такого. декодера происходит в соответствии с постоянными времени сглаживающего фиьтра и интегратора.Очевидно, что для минимизации длительности возникающих при этом переходных процессов необходимо установить к моменту окончания пакета ошибок наиболее вероятные значения напряжений на выходах интегратора (выходное аппроксимирующее напряжение) и сглаживающего фильтра (шаг квантования). Поскольку длина пакета ошибок достаточно велика, то корреляция между отсчетами сигнала до начала действия пакета и непосредственно после него отсутствует. Поэтому наиболее вероятное значение напряжение аппроксимации на выходе интегратора равно "0". Сигнал управления шагом квантования в декодере со слоговой адаптацией изменяется значительно медлен-нее, чем сам речевой сигнал, Поэтому в течение промежутка времени,равного длительности воздействия пакетной ошибки (предполагается чтодлина пакета меньше длительности слога), величина шага квантования (на; пряжения на выходе сглаживающего фильтра) меняется в незначительных пределах при отсутствии сбоев в цифро-.вой последовательности.Следовательно, наиболее вероятная величина шага квантования послеокончания пакета ошибки равна той,которая была до его начала.Эти принципы реализуются в рассматриваемом декодере,Если на вход 12 декодера приходитцифровой сигнал, не искаженный цифровыми пакетными ошибками, то он поступает на интегратор 2, будучи промодулированным в амплйтудно-импульсном модуляторе (АИМ) 1. На второйвход АИМ 1 поступает сигнал, формируемый первым селектором пачек символов и первым сглаживающим фильтром 8 (выход переключателя 11 соединен в этом случае с его первым информационным входом). ,Работе де5 1 О 15 20 25 30 35 40 45 50 55 516 кодера в этом случае осуществляется так же, как и в устройстве-прототипе.Наличие пакетной цифровой ошибки во входном информационном сигнале определяется с помощью третьего селектора 6 пачек символов, настроенного на пороговое (максимально возможное в неискаженном ДМ-сигнале) число подряд идущих однополярных импульсов п. Присутствие в цифровой последовательности пачки с числом символов, большим и, приводит к появлению на выходе третьего селектора 6 пачек символов уровня логической "1".Обнаружение ошибки в цифровой последовательности происходит с запаздыванием на п тактовых интервалов цифрового сигнала, действие которых приводит к значительному изменению шага квантования на выходе первого сглаживающего фильтра 8. Поэтому для правильной Фиксации шага квантования, присутствовавшего на втором входе АИМ 1 в момент появления пакетной ошибки в цифровом информационном сигнале, на информационный фвход блока 10 подается сигнал,идентичный поступающему на второй вход АИМ 1, но задержанный на п тактовых интервалов. Этот сигнал Формируется иэ информационной последовательности, задержанной на и тактов в регистре 7 сдвига, с помощью второго селектора 5 пачек символов и второго сглаживающего фильтра 9, которые полностью идентичны первому селектору 4 пачек символов и первому сгл;живающему Фильтру 8 соответственно.Сигнал с уровнем логической на выходе третьего селектора 6 пачек символов является обнуляющим для интегратора 2 и управляющим для переключателя 11 и блок 10 выборки и хра-нения, Интегратор 2 при появлении на его входе обнуления уровня логической "1" разряжается, и напряжение на его выходе удерживается равным 0 все время, пока на его входе обнуления присутствует уровень логи.ческой "1".Переключатель 11 соединяет свой выход с вторым информационным входом аи остается в таком положении все время, пока на его управляющем входе присутствует уровень логической "1". Блок 10 выборки и хранения Фиксирует (запоминает) величину напряжения на 496676 своем информациоцном входе, числешо равную шагу квантования да начала действия пакетной ошибки, и хранит ее до тех пор, пока на управляющем входе присутствует уровень логической "1". Зафиксированное значение напряжения через переключатель 11 и первый сглаживающий Фильтр 8 поступает на второй вход АИМ 1. При условии, что коэффициент передачи по постоянному току первого сглаживающего Фильтра 8 равен единице, через некоторое время на его выходе установится величина шага квантования, зафиксированная в блоке 10.Таким образом, к моменту окончания пакета цифровых ошибок на гтором входе АИМ 1 будет требуемая величина шага квантования, а на выходе интегратора 2 - требуемая величина аппроксима тииПри окончании пакета ошибок вцифровом информационном сигнале навыходе третьего селектора 6 пачексимволов вновь появляегся уровеньлогического "0", поступление которого на управляющие входы переключателя 11, блока 10 и вход обнуленияинтегратора 2 приводит соответственно к соединению выхода переключателя 11 с его первым информационнымвходом, переводу блока 10 вновь врежим выбора инофрмации и отключениюсброса".егратора 2. Работа декодера сист-.;ы связи с адаптивной дельта-модуляцией возобновляется с требуемых начальных условий,Использование данного декодерапозволяет снизить длительность и интенсивность перехоцных процессов,уменьшив тем самым искажения восстанавливаемого сигнала. Таким обра-.зом, применение декодера в системесвязи с адаптивной ДМ, работающей поцифровым каналам с пакетными ошибками, позволит повысить качество приема сообщений. Формула из обретения Декодер для системы связи с адаптивной дельта-модуляцией, содержащий первый селектор пачек символов, информационный вход которого является информационным входом декодера, тактовый вход объединен с тактовым входом регистра сдвига и является тактовым входом декодера, первый сгла1649667 Составитель О.РевинскийТехред М,Дидык Корректор А.Опручар Редактор А.Маковская Заказ 1525 Тираж 471 Подписное ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР 113035, Москва, Ж, Раушская наб., д, 4/5 Производственно-издательский комбинат "Патент", г.ужгород, ул. Гагарина, 101 живающий фильтр, амплитудно-импульсный модулятор, выход которого подключен к информационному входу интегратора, выход которого черезфильтр нижних частот соединен с выходом декодера, о т л и ч а ю щ и йс я тем, что, с целью повышения точности декодирования в условиях пакетных ошибок в канале связи, в декодер введены соединенные последовательновторые селектор пачек сим-волов и сглаживающий фильтр, переключатель, блок выборки и храненияи третий селектор пачек символов,информационный вход которого обьединен с первым входом амплитудно-импульсного модулятора, информационным входом регистра сдвига и подключен к информационному входу декодера, тактовые входы второго и1 третьего селекторов пачек символов -подключены к тактовому входу декодера, выход первого селектора пачек 5символов соединен с первым информационным входом переключателя, выход которого через первый сглажи- .вающий фильтр подключен к второмувходу амплитудно-импульсного моду 1 р лятора, выход регистра сдвига соединен с информационным входом второгоселектора пачек символов, выходвторого сглаживающего фильтра подключен к информационному входу блокавыборки и хранения, выход которогосоединен с вторым информационнымвходом переключателя, выход третьего селектора пачек символов подключен к управляющим входам блока 20 выборки и хранения и переключателяи входу обнуления интегратора.