Регенератор импульсов

Союз СоветсинкСоцналнстнческнкРеспублик ОП ИСАНИЕ ИЗОБРЕТЕНИЯ К АВТОРСКОМУ СВИДЕТЕЛЬСТВУаа делам иэобретеиий и атерытий о%хйиж,; . Одесский отдел Центрального научно-исслеоватййьйког(7) Заявитель института связи 154) РЕГЕНЕРАТОР ИМПУЛЬСОВ Изобретение относится к импульсной технике и может быть использовано в устройствах связи, в частностив качестве устройства для автоматической регулировки усиления в регенераторе сигналов с импульсно-кодовоймодуляцией.Известны регенераторы импульсов,содержащие усилитель и решающееустройство 11,Недостатком их является малаяпомехозащищенность.Наиболее близким к изобретениюявляется регеиератор импульсов, который содержит усилитель с управляемым коэффициентом усиления,выход которого соединен со входамипервого и второго решающих устройствс памятью, другие входы которыхподключены к источнику тактовых импульсов, а выходы подключены ко вхо-,дам логической памяти, выход которой через интегратор соединен с управляющим входом усилителя с переменным коэффициентом усиления.В процессе автоматического регулирования, если импульсы проходят через оба решающих устройства, то коэффициент усиления усилителя уменьшается, если импульсы проходят только через первое решающее устройство,то коэффициент усиления усилителяувеличивается, Поскольку величинапорога второго решающего устройства 1 Овыбирается вдвое большей величины впорога первого решающего устройства,то первое решающее устройство работает в оптимальном режиме 2115Недостатком известного устройства является снижение помехозащищенности при наличии межсимвольныхвлияний.Цель изобретения - повьппение помехозащищенности регенератора импульсов.Поставленная цель достигаетсятем, что в регенератор импульсов,содержащий усилитель, выхол которого90599 35 50 соединен со входами перво."и вто,рого решающих ус."ройстн, другиевходы кстэрых подключень 1 к источни.ку тактовых импульсов, а выход второго решающего устройства подключенк первому входу первого блока памяти, выход которого соединен со входом первого интегратора, введенывторые блок памяти и интегратор,первый и второй ключи, Формирователь Озаписи, элемент ИЛИ, решающее устройство второго канала, анализаторчередования и третий блок памяти,причем первые два входа третьегоблока памяти и анализатора чередования, а также входы элемента ИЛИ соединены с выходами первого решающего устройства и решающего устройства второго канала, выход первого решающего устройства соединен со входом формирователя записи, инверсныйвыход усилителя соединен со входомрешающего устройства второго канала,другой нход которого, а также третийвход третьего блока памяти соединены дс выходом источника тактовых импульсов, два выхода третьего блока памяти соединены со вторыми двумя входами анализатора чередования, первыйиз которых подключен к дополнительному входу Формирователя записи,два выхода которого подключены ковторым входам первого и второгоблоков памяти, выходы которого подсоединены соответственно через первые и вторые интеграторы и ключи куправляющему входу усилителя, крометого, первый вход второго блока памяти соединен с выходом второго решающего устройства, инверсный и40прямой выходы элемента ИЛИ соединеныс управляющими входами первого ивторого ключей соответственно, а пер -вый и второй выходы анализатора чередования соединены с дополнительны 45ми входами первого решающего устройства и решающего устройства второго канала соответственно.На фиг. 1 представлено устройство,блок-схема; на Фиг, 2 - кназитроичный сигнал,Генератор импульсов выполнен подвухканальной схеме и содержит усилитель 1 с управляемым коэффициентомусиления, выход которого соединенсс входами первого 2 и второго 355решающих устройств, другие входы которых подключены к источнику 4 тактовых импульсов, я выход второго 1 4решающего устройства 3 подключен к первому входу блока 5 памяти, выход которого соединен со входом первого интегратора 6, причем первые два входа третьего блока 7 памяти и анализатора 8 чередования, а также входы элемента ИЛИ 9 соединены с выходами первого решающего устройства 2 и решающего устройства 10 второго канала, кроме того, выход первого решающего устройства 2 соединен со входом формирователя 11 записи, инверсный выход усилителя 1 с управляемыми коэффициентом усиления соединен сс входом решающего устройства О второго канала, другой вход которого, а также третий вход третьего блока памяти соденинен с выходом источника 4 тактовых импульсов, дна выхода третьего блока 7 памяти соединены со вторыми двумя входами ана влизатора 8 чередования, причем один из них подключен к дополнительному входу формирователя 11 записи, два выхода которого подключены ко вторым входам первого 5 и второго 12 блоков памяти, выходы которых соединены соответственно через первый интегратор 6, первый ключ 13, вто - рой интегратор 4 и второй ключ 15 к управляющему входу усилителя 1 с управляемым коэффициентом усиления, кроме того, первый вход второго блока 12 памяти соединен с выходом второго решающего устройства 3, инверсный и прямой выходы элемента ИЛИ 9 соединены с управляющими входами первого 13 и второго 15 ключей соответственно.Работа устройства поясняется фиг.2, где изображен квазитроичный сигнал на выходе усилителя 1 с управляемым коэффициентом усиления. Уровень +А соответствует порогу реше- ния в известном устройстве, уровни +А 2 и +АЗ соответствуют порогам решения в данном устройстве. Первые блок памяти 5 и интегратор 6 формируют уровень порога А 2, в том случае, если предыдущий символ был01. При этом на выходах решающих устройств 2 и 10 "нули", открывается первый ключ 13 и величина усиления усилителяс переменным коэффициентом усиления устанавливается согласно уровню порога А 2, Если последующий символ 1", то, напргчер, на выходе первого решающего устройства 2 формируется 1, которая с пс 1 ощью,5 905991 формирователя записи 11 коммутируется на первый блок памяти 5 и разрешает считывание информации со второго решающего устройства 3.Второй блок 12 памяти и интегра тор 14 формируют уровень порога АЗ в том случае, если предыдущий символ "1". При этом, например, на выходе первого решающего устройства второго канала "1", открывается 1 О второй ключ 15 и величина усиления усилителя 1 с переменим коэффициентом усиления устанавливается согласно уровню порога АЗ. Если последующий символ 1" (т.е. кодовая комби нация "11"), то на выходе первого решающего устройства 2 формируется 11 11которая комм утируется с помощью формирователя 1 1 записи на в торой блок памяти 1 2 и разрешает 20 считывание информации со второго решающего устройства 3.Уровни порогов решения хранятся в первом 6 и втором 14 интеграторах, выходы которых подключаются к управ ляющему входу усилителяс управляемым коэффициентом усиления с помощью первого 13 и второго 15 ключей соответственно по следующему алгоритму: после каждого принятого ЗО 11 10 следующее решение принимается с помощью порога А 2, после каждой принятой " 1 " следующее решение принимается с помощью порога АЗ .Таким образом , в устройстве при З 5 н кодовых комбинациях " 0 1 " и " 1 1 " сущес тв уют дв е независимых системы АРУ, причем А 1 =А 2=АЗ , если межсимвольные влияния отсутствуют и и А 2 А 1 А 31 если межсимвольные влия с ния имеются. Формула изобретения 45Регенератор импульсов, содержащий усилитель, выход которого Соединен со входами первого и второго решающих устройств, другие входы которых подключены к источнику тактовых им 50 пульсов, а выход второго решающего устройства подключен к первому входу 6первого блока памяти, выход которого соединен со входом первого интегратора, о т л и ч а ю щ и й с я тем, что, с целью повышения помехоэащищенности, в него введены вторые блок памяти и интегратор, первый и второй ключи, формирователь записи, элемент ИЛИ, решающее устройство второго канала, анализатор чередования и третий блок памяти, причем первые два входа третьего блока памяти и анализатора чередования, а также входы элемента ИЛИ соединены с выходами первого решающего устройства и решающего устройства второго канала, выход первого решающего устройства соединен со входом формирователя записи, инверсный выход усилителя соединен со входом решающего устройства второго канала, другой вход которого, а также третий вход третьего блока памяти соединены с ныходом источника тактовых импульсов, два выхода третьего блока памяти соединены со вторыми двумя входами анализатора чередования, первый иэ которых подключен к дополнительному входу формирователя записи, дна выхода которого подключены ко вторым входам первого и второго блоков памяти, выходы которых подсоединены соответственно через первые и вторые интеграторы и ключи к управляющему входу усилителя, кроме того, первый вход торого блока памяти соединен с выходом второго решающего устройства, инверсный и прямой выходы элемента ИЛИ соединены с управляющими входами ервого и второго ключей соответтвенно, а первый и второй входы анализатора чередования соединены с дополнительными нходами первого решающего устройства и решающего устройства второго канала соответственно. Источники информации,принятые во внимание при экспертизе 1. Авторское свидетельство СССР И 1352366, кл. Н 03 С 3/001 1971. 2. Авторское свидетельство СССР 96320641 кл, Н 03 К 3/641 1976 (прототип).