Устройство компандирования звуковых сигналов

(5)5 Н 03 М 7/38 ЕТЕНИЯ ания звуковых масштабирую- лого-цифровой ОСУДАРСТВЕННЫЙ КОМИТЕТПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМПРИ ГКНТ СССР АВТОРСКОМУ СВИДЕТЕЛЬСТ(54) УСТРОЙСТВО КОМПАНДИРОВАНИЯ ЗВУКОВЫХ СИГНАЛОВ(57) Изобретение относится к технике цифрового звукового вещания и звукового сопровождения телевидения,Целью изобретения является уменьшение искажений при передаче путем уменьшения шумов квантования, Устройство содержит передатчик, включающий масштабирующий усилитель, первый аналого-цифровой преобразователь, .первый блок задержки, первый синхронизатор и приемИзобретение относится к технике передачи звуковых сигналов в цифровой форме, в частности к устройствам цифрового звукового вещания и звукового сопровождения телевидения, т.е. к устройствам с временным разделением сигналов.Цель изобретения - уменьшение искажений при передаче путем уменьшения шумов квантования,На фиг.1 и 2 показаны структурные схемы передатчика и приемника устройства компандирования звуковых сигналов; на фиг,3-5 - временные диаграммы работы соответственно синхронизаторов и блока разделения сигналов устройства компандирования звуковых сигналов.Устройство компандировсигналов содержит первыйщий усилитель 1, первый ана ник, включающий блок разделения сигналов, цифроаналоговый преобразователь и в(арой синхронизатор. Цель изобретения достигается введением в передатчик второго блока задержки, регистра сдвига, второго аналого-цифрового преобразователя, регистра памяти, вычислителя разностного кода элемента ИЛИ, коммутатора первого блока памяти и решающего блока, а также введением в приемник второго блока памяти и второго масштабирующего усилителя. Устройство обладает повышенной точностью передачи звуковой информации за счет формирования сигнала управления преобразованием кодов мантиссы в первом аналого-цифровом преобразователе, зависящего от максимального кода порядка, определенного именно для данных отсчетов, 5 ил., 2 табл,преобразователь (АЦП) 2, первый 3 и второй 4 блоки задержки, регтистр 5 сдвига, второй АЦП б, регистр 7 памяти, вычислитель 8 разностного кода, первый синхронизатор 9, элемент ИЛИ 10, блок 11 разделения сигналов, цифроаналоговый преобразователь (ЦАП) 12, второй синхронизатор 13, второй. блок 14 памяти, второй масштабирующий усилитель 15, коммутатор 16, первый блок 17 памяти, решающий блок 18, второй вход 19 масштабиру:ощего усилителя 1, преобра-, зователь 20 кодов, сигнальный вход 21, преобразователя 20, определитель 22максимального кода порядка, управляющий вход 23 преобразователя 20, тактовый вход 24 преобразователя 20, первый 25, второй 26, третий 27 и четвертый 28 выходы синхронизатора 9, первый вход 29 масштабирующего усилителя 15, первый 30, второй 315 10 20 25 30 35 40 45 50 55 устройства гретий 32 и четвертый 33 выходы синхронизатора 13, второй вход 34 блока 11 и первый35 и второй 36 выходы блока 11,Устройство компандирования звуковыхсигналов работает следующим образом.Дискретизированные осчеты сигналапоступают параллельно на масштабирующийусилитель 1 и АЦП 6, определяющий в цифровой форме номер поддиапазона, к котороу принадлежит данный отсчет сигналатекущий код порядка данного отсчета). Текуие коды порядка, воздействуя на цифровойуправляющий вход 19 масштабирующего усилителя 1 изменяют его коэффициент усиленияподвоичному закону, причем для наименьшео поддиапазона уровней входного сигналаозффициент усиления максимален, Преобазование в масштабирующем усилителе 1тсчеты сигнала кодируются в АЦП 2 в линейой форме, формируя коды мантисс отсчетов,ричем число разрядов на выходе АЦП 2 сортветствует числу разрядов компандированНого кода,Код мантиссы каждого отсчета задержиВается в блоке задержки 3 на время, равноепериоду блока отсчетов, а затем поступаетна сигнальный вход 21 преобразователя кодов 20.С выхода АЦП 6 текущие коды порядкаКаждого отсчета поступают на определигель 22 максимального кода порядка за данНый блок отсчетов, Определитель 22Максимального кода порядка состоит изрлока 17 памяти, решающего блока 18 ирегистра 7 памяти. Решающий блок 18 счастотой следования отсчетов производитсравнение предыдущего кода порядка А, записанного в блоке 17 памяти, с текущимкодом порядка Б и, если БА, дает разрешеНие на запись его в блок 17 памяти, Максимальный код порядка с выхода блока 17памяти переписывается в регистр 7 с частотой следования блоков отсчетов и сохраняется в нем на этот период,Максимальный код порядка подаетсяпараллельно на вход элемента ИЛИ 10 и напервый вход вычислителя 8 разностного кода, На второй вход вычислителя 8 через блок4 задержки поступают текущие значения кодов порядка каждого отсчета, Вычислитель8 разностного кода вычисляет арифметическую разность максимального и текущегокодов порядка.В качестве примера в табл.1 приведеналгоритм работы вычислителя 8 разностного кода для варианта с пятью поддиапазонами кодирования.Разностный код с выхода вычисЛителя 8поступает нэ управляющий вход 23 преобразователя кодов 20, Преобразователь кодов 20 состоит из регистра 5 сдвига и коммутатора 16, Поступающий на сигнальный вход 21 код мантиссы с частотой следования тактов (тактовый вход 24) записывается в регистр 5 сдвига, а считывается с выхода коммутатора (мультиплексора) 16 со сдвигом, определяемым структурой кода (управляющий вход 23) с выхода вычислителя 8 в соответствии с табл.2 (т.е. со сдвигом в зависимости от веса разностного кода), При совпадении максимального и текущего кодов(нулевой разностный код) сдвига разрядов не происходит. Изменение разности на единицу приводит к сдвигу старших разрядов кода мантиссы на один разряд и т,д. В качестве примера в табл,2 приведен алгоритм преобразования для 10-разрядного кода мантиссы. Последовательность выполнения операций и формирование управляющих последовательностей осуществляет синхронизатор 9, на выходе 27 (фиг,Зб) которого формируется последовательность импульсов с частотой следования отсчетов, на выходе 28 (фиг,За) - с тактовой частотой, на выходе 25 (фиг.Зв) - с частотой следования блоков отсчетов, На выходе 26 (фиг.Зг) синхронизатора 8 формируется маркерный сигнал, объединяемый во времени с выходными сигналами преобразователя 20 и определителя 22 максимального кода в элементе ИЛИ 10.В приемнике синхронизатор 13 из входного сигнала (фиг,4 а) выделяет маркерный сигнал (выход 32, фиг.4 г), который,воздействуя на блок 11 разделения сигналов, обеспечивает разделение кодов порядка и мантиссы, На выходе 31 (фиг,4 б) формируются сигналы тактовой частоты, на выходе 30 (фиг,4 в) - сигналы частоты отсчетов, на выходе 33 (фиг.4 д) выделяется сигнал кода порядка,С учетом наличия сигнала начала каждого цикла передачи (вход 34 блока 11) производится разделение сигналов кода порядка (выход 36, фиг.5) и блока кодов мантисс отсчетов (выход 35, фиг.5 б) Коды мантисс отсчетов подвергаютсяпреобразованию в ЦАП 12. Код порядка запоминается в блоке 14 памяти и управляет коэффициентом усиления масштабирующего усилителя 15 по первому входу 29. Смена кодов порядка в блоке 14 производится с частотой следования блоков отсчетов, Восстановленные в масштабирующем усилителе 15 отсчеты сигнала подаются на выход Таким образом, устройство компандирования звуковых сигналов позволяет повысить точность передаваемой звуковой информации за счет формирования сигнала1614113 Таблица 1 Алгоритм работы вычислителя раэностного кода 8 для варианта с пятью поддиапазонами кодированияуправления преобразованием блока кодов мантиссы, зависящего от максимального кода порядка, определенного именно для данного блока отсчетов, За счет повышения точности, достигаемой в устройстве,уменьшается шум квантования. Устройство также позволяет использовать АЦП и ЦАП, разрешающая способность которых на 3-4 разряда меньше, чем у известных устройств цифрОвого компандирования,Сущность предлагаемого изобретения не изменяется от способа передачи сигналов (в последовательной или параллельной форме, сосредоточенно или рассосредоточено), наличия или отсутствия систем кодозащиты и методов достижения синхронизма.Формула изобретения Устройство компандирования звуковых сигналов, содержащее приемник и передатчик, вход которого является входом устройства компандирования звуковых сигналов, выходом которого является выход приемника, при этом передатчик содержит первый синхронизатор и последовательно соединенные первый масштабирующий усилитель, первый аналого-цифровой преобразователь и первый блок задержки, а приемник содержит второй синхронизатор и последовательно соединенные блок разделения сигналов и цифроаналоговый преобразователь, второй вход которого подключен к первому выходу второго синхронизатора, при том первый вход первого масштабирующего усилителя и первый вход блока разделения сигналов являются соответственно входами передатчика и приемника, о т л и ч а ю щ е е с я тем, что, с целью уменьшения искажений при передаче путем уменьшения шумов квантования, в передачик введены второй блок задержки, регистр сдвига и последовательно соединенные второй аналого-цифровой преобразователь, решающий блок, первый блок памяти, регистр памяти, вычислитель раэностного кода,5 10 15 20 25 30 35 40 коммутатор и элемент ИЛИ, в приемник вве- дены последовательно соединенные второй блок памяти и второй масштабирующий усилитель, выход которого является выходом приемника, а второй вход подключен к выходу цифроаналогового преобразователя, третий вход которого подключен к второму выходу второго синхронизатора, третий и четвертый выходы которого подключены соответственно к второму входу блока разделения сигналов и первому входу второго блока памяти, второй вход которого подключен к второму выходу блока разделения сигналов, первый вход которого подключен к входу второго синхронизатора, при этом выход второго аналого-цифрового преобразователя подключен к второму входу первого масштабирующего усилителя и через второй блок задержки - к второму входу вычислителя разностного кода, первый вход которого подключен к второму входу элемента ИЛИ, выход которого является выходом передатчика, а третий вход подключен к первому выходу первого синхронизатора, второй выход которого подключен к второму входу регистра памяти и второму входу первого блока памяти, первый выход и третий вход которого подключены соответственно к второму и первому входам решающего блока, а четвертый вход - к вторым входам первого и второго аналого-цифровых преобразователей и третьему выходу первого синхронизатора, четвертый выход которого подключен к третьему входу первого аналогоцифрового преобразователя и первому входу регистра сдвига, и выходов которого подключены соответственно к дополнительным входам коммутатора, а второй вход - к выходу первого блока задержки, при этом первый вход первого масштабирующего усилителя подключен к входу второго аналого-цифрвого преобразователя.1614113Таблица 2Алгоритм преобразования кодов для 10-разрядного кода мантиссы1614113Составитель Г.Корсаков Редактор Л.Пчолинская Техред М.Моргентал Корректор Э.Лончакова Заказ 3898 Тираж 658 ПодписноеВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР113035, Москва, Ж, Раушская наб., 4/5Производственно-издательский комбинат "Патент", г, Ужгород, ул.Гагарина, 101