Устройство для контроля логических блоков

(59 ОПИСАНИЕ ИЗОБРЕТЕН ЛЬСТ ВТОРСКОМУ СВИ т ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССРПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ(56) Авторское свидетельство СССР У 488210, кл. С 06 Р 11/00, 1972.Авторское свидетельство СССР У 890396, кл.С 06 Р 11/00; 1980. (54) УСТРОЙСТВО ДЛЯ КОНТРОЛЯ ЛОГИЧЕ КИХ БЛОКОВ(57) Изобретение может быть использовано для определения неисправных логических блоков устройств вычисли тельной техники, автоматики и связи Цель изобретения состоит в повыше нии достоверности контроля, глубины поиска дефекта, а также в повьппении 01317440 А 1 роизводительности труда. Устройство содержит контролируемый блок 1, проверяемый блок (субблок) 2, кросс плату 3, коммутатор 4, первый блок 5 сигнатурного анализа, второй блок 6 сигнатурного анализа, каждый из которых содержит формирователь 7 сигнатуры, схему сравнения 8, памя ь 9. В данном устройстве происходит одновременный анализ входной и выходной последовательностей, поступающих на проверяемый блок (субблок) 2, чем достигается повышение достоверности контроля, сокращается число проверок при поиске неисправного блока, исключается необходимость в специальном задатчике тестов. 1 з.п, ф-лы, 1 ил7440 5 10 15 20 25 30 35 1 131Изобретение относится к автоматике, связи и вычислительной технике и может быть использовано для контроля лргических блоков (субблоков) дискретных устройств и аппаратов.Цель изобретения - повышение достоверности контроля.На чертеже приведена структурная схема предложенного устройства.Схема содержит контролируемый блок 1,.проверяемый блок (субблок) 2, кросс-плату 3, коммутатор 4, первый блок 5 сигнатурного анализа, второй блок 6 сигнатурного анализа, каждый из которых содержит формирователь 7 сигнатуры, схему 8 сравнения, память 9. Кроме того, на схеме показаны дешифратор 10,блок 11 индикации и распределитель 12 импульсов.Дешифратор 10 выполнен на двух элементах И-НЕ 13 и повторителе 14.Устройство для контроля логических блоков работает следующим образом,На контролируемом блоке с помощью органов управления 1 устанавливают режим "Самоконтроль". Если таковых нет, то необходимые тестовые воздействия подаются от внешних средств, например от установки тестового контроля УТК, Коммутатором 4 входные сигналы раздельно подключаются к информационным входам блока 5, а выходные сигналы блока (субблока) 2 раздельно подключаются к информационным входам блока 6. Оператор с помощью органов управления распределителя 12 устанавливает продолжительность контроля блока (субблока) 2. Затем на распределитель 12 поступают Сигналы "Нач,уст. и тактовая частота. Тактовая частота поступает также на формирователь 7 сигнатуры блоков 5 и 6, в которых обрабатываются поступающие входные и выходные сигналы проверяемого блока (субблока 2). Выходные сигналы формирователя 7 блока 5 поступают на первую группу входов схемы 8 сравнения. На вторую группу входов схемы 8 сравнения поступают сигналы от памяти 9, которые представляют собой эталонные значения остатков ( их получают путем предварительно проводимого моде-лирования работы блока (субблока) 2), По истечении времени проверки блока (субблока) 2 от распределителя 12 на память 9 поступает сигнал "Чтение", а на схемы 8 сравнения - сигнал Опрос". Выходные сигналы с выходов схем 18 сравнения поступают на входы дешифратора 10, который при наличии правильных входной и выходной сигнатур формирует сигнал Норма", а при правильной входной и неправильной выходной сигнатурах - сигнал "Дефект", т.е, указывает на неисправность конкретного блока (субблока) 2. Этим повышается глубина поиска дефекта и:вследствие: однозначности результата проверки - производительность. При неправильной входной сигнатуре формируется сигнал "Дефект по входу", например, иэ-за неисправности жгута, Кроме того, исключается факт установления неисправности исправного блока (субблока) 2, на входы которого поступает неправильная последовательность входных сигналов. Формула изобретения 1.Устройство для контроля логических блоков, .содержащее первый блок сигнатурного анализа, коммутатор и распределитель импульсов, причем вход начальной установки .и синхровход устройства соединены с одноименными входами первого блока сигнатур- ного анализа и распределителя импульсов, первый и второй выходы которого . соединены с входами чтения и опросапервого блока сигнатурного анализа,отличающееся тем, что,с целью повышения достоверности контроля, в него рведены второй блок сигнатурного анализа и дешифратор, причем информационные входы первого ивторого блокбв сигнатурного анализачерез коммутатор соединены соответственно с входами устройства дляподключения выходных и входных контактов контролируемого блока, выходыпервого и второго блоков сигнатурногоанализа соединены с входами дешифратора, выходы которого являются соответственно выходами Норма , Дефект", Дефект по входу 1 устройства,вход начальной установки и синхровход второго блока сигнатурного анализа соединены с одноименными входами устройства, входы чтения и опросавторого блока сигнатурного анализасоединены соответственно с первым ивторым выходами распределителя импульсов,1317440 Составитель И.ХазоваТехред В.Кадар Редактор А.Маковская Корректор С.Черни Заказ 2425/44 Тираж 672 Подписное ВНИИПИ Государственного комитета СССР по делам изобретений и открытий 113035, Москва, Ж, Раушская наб., д. 4/5Производственно- полиграфическое предприятие, г.ужгород, ул.Проектная, 4 2. Устройство по п.1, о т л и - ч а ю щ е е с я тем, что блок сигнатурного анализа содержит формирователь сигнатуры, память и схему сравнения, причем информационные входы, синхровход и вход начальной установки формирователя сигнатуры являются одноименными входами блока, выходы формирователя сигнатуры и памяти соединены соответственно с первой и второй группами входов схемы сравнения, разрешающий вход и выход кото рой являются соответственно входомопроса и выходом блока, вход чтения памяти является одноименным входом блока,