Устройство для обработки многотоновых изображений

Х= К 11 Х+ К,У, + Хс У- КЬХи Каго + смгде К, у К 2 р К, К коэффициенты преобразования;Х, У + - координаты элементавыходного изображения;Х 1 - координаты элементаисходного изображения;Х , У- величина сдвига координат исходногоизображения.Вопрос о принадлежности точек, попавших на границу областей принадлежностей в результате, выполнения линей ных преобразований, решается в зависимости от выполнения следующего условия". АВБ(х,) - Ор 5 + АВЯ(у ) - 0,58 25 где 0 - величина, значение которойустанавливает границу области вычисления интерполированной точки. Привыполнении неравенства значение изображения в искомой точке определяетсякак среднее значение четырех сосед-,них точек исходного изображения.В исходном состоянии все блокиустройства находятся в нулевом состоянии. При этом единичный сигнал с ин 35версного выиода триггера 19 блока 2управления разрешает запись массиваданных исходного изображения в блок1 памяти и записв соответственно вблоки 14 и 15 буферной памяти значений коэЬЬициентов линейного преобразованиЯ Х С,р К Ц Кв" сну Кйа Р К 12По сигналу "Пуск", поступающему изуправляющей ЭВМ на вход триггера 19блока 2, последний устанавливаетсяв единичное состояние, Сигнал с еди-ничного выхода триггера 19 поступаетна вход элемента И 25, чем разрешается прохождение тактовых импульсовс генератора 20 на счетчик 21, в за 50висимости от состояния которого фор-,иируются управляющие сигналы с узла23 постоянной памяти,По первому тактирующему импульсу,55поступающему на вход счетчика 21, навыходе а узла 23 постоянной памятифблока 2 управления устанавливаетсякод 01 и сигнал "Считывание", которые поступают на блоки 14 и 15 буфер-, ной памяти, представляющие собой запоминающие устройства регистрового типа. В результате этого значения величины сдвига координат исходного изображения Х, и У поступают соответственно через коммутаторы 4 и 5 на входы накапливающих сумматоров 9 и 8, где по сигналу с выхода г узла 23 постоянной памяти блока 2 управления осуществляется вычисление сумм Х+ 0 и У, + 0 соответственно.При поступлении следующего импульса на счетчик 21 по адресу 10 и управляющему сигналу с узла 23 постоянной памяти блока 2 управления происходит считывание с блоков,14 и 15 буферной памяти значений коэффициентов К ар и К. Одновременно с этим на управляющие входы коммутаторов 4 и 5 поступает код 01 с выхода в узла 23 постоянной памяти, Значения коэф- фициентов Ки К поступают соответственно на входы множителя умножителей 6 и 7, на входы множимого которых поступают с выхода счетчика 22 блока 2 управления значения координат Х 11 и Уц . По сигналу с выхода б узла 23 постоянной памяти в умножителях определяются соответственно произведения К Хи К У которые поступив на входы коммутаторов 4 и 5 далее поступают на входы накапливающих сумматоров 9 и 8, где по сигналу с выхода г узла 23 постоянной памяти определяются соответственно СумМЫ Х У + К та,1 Х ц И У щ + К У(я Далее по адресу 11 и сигналу "Считывание" с выхода а узла 23 постоянной памяти с блоков 14 и 15 соответственно поступают на входы множителяумножителей 6 и 7 значения коэффициентов К и К . Одновременно с этим на управляющие входы коммутаторов 4 и 5 поступает код 10 с выхода в узла23 постоянной памяти, По сигналу свыхода б узла 23 в умножителях 6 иопределяются значения произведений Кр Х ц и К(2 УПР и этом значение произведения с умножителя 6 поступа, ет на вход коммутатора 5, а с умножителя 7 поступает на вход коммутатора 4. Далее значения произведений поступают соответственно на входы накапливающих сумматоров 8 и 9, где по сигналу с выхода г узла 23 постоянной памяти вычисляются соответственновып с и дро пос ана раз и У вен нен сяи У бло пос выч соо АВБ пол сиг 2 у 30.31 с над осу резуВ 1 чае сокрсигиной знач ти п сопя ния. хода тана знач част нле 0,5, тато вени ровкодунака сигна ной п 8 и 9 (т.е. менно мутат тоянн 516.086986 ения сумм У + К У +КУ КдХ ц и рыи разрешает прохождение информациичК Х + Кц-ч Полученные результа- с первого информационного входа на соответствующие целым значениямвход блока 3 контроля. По сигналу е У+, поступают соответственно узла 23 постоянной памяти блока 2 уп 5ходы регистров 12 и 13, которые равления значения координат элемента лнены на реверсивных счетчиках выходного изображения записываются в едварительной записью, При этом . регистры 12 и 13, с выходов которых ная часть полученных значений поступают на адресный вход блока 1 упает соответственно на входы памяти. Одновременно с этим с второизатора 18, а значения старшего го выхода блока 2 управления (первый яда дробной части значений Х выход узла 23 постоянной памяти) накроме тогопоступают соответст-, блок 1 памяти поступает сигнал ЧтеМ111о на входы блоков 10 и 11 срав- ние . В результате этого в память я В анализаторе 18 осуществляет блока 3 контроля через коммутатор 17 нализ дробной части значений Х по адресу Х, У записывается содержимое ячейки блока 1 памяти с коордио сигналу с двенадцатого выхода натами Х, У и на экране дисплея а 2 управления (выход узла 23 отображается информация, содержащаяоянной памяти) в блоках 28 и 29 20 ся в ячейке памяти блока 1 памяти с тания анализатора 18 определяются координатами Х У+. ветственно значения разности При поступлении очередного такти) 0 5 и АВ 8(у ) 0 5 Зате рующего импульса на вход счетчика 21енные значения разностей по блока 2 управления последний обнуляалу с тринадцатого выхода блока 25 ется, в результате чего сигналом с авления суммируются в сумматоре выхода ж узла 23 постоянной памяти Результат суммы поступает в блок накапливающие сумматоры 8 и 9 уста-. авнения, где по сигналу с четыр- навливаются в "0". Сигнал с выхода того выхода блока 2 управления переноса счетчика 21 поступает чеествляется сравнение полученного 30. Рез элемент И 26 и элемент ИЛИ 27 наьтата о с сопяТ = 0,25. вход счетчика 22, на выходе которогозможны два случая. устанавливается значение координатЗначение) 0,25, В этом слу- следующего элемента исходного изобрариггер 24 блока 2 управления жения.1няет исходное состояние и по 3 "О 22. Значение 0 0,25. В этому с выхода д узла 23 постоян- случае сигнал с выхода блока 31 сравамяти осуществляется сравнение нения устанавливает триггер 24 блока ний старшего разряда дробной час управления в единичное состояние. лученных значений Х и У сФ Сигнал с единичного выхода триггера= 0,5 в блоках 10 и 11 сравнеср вне 24 поступает на старший адресный В результате сравнения на вы- вход узла 23 постоянной памяти, а сблоков 10 и 11 сравнения уснулевого выхода сигнал поступает наливаются нулевые сигналы, .если элеме И 26элемент чем блокируется прония старшего разряда дробной хождение сигналов на счетчик 22 блоХ и У меньше 0,5, и единичМ еди 45 ка 2 управления. По сигналу с выхода игналы, если значения больше е узла 23 постоянной памяти значения Соответствующие сигналы резуль- Х и У+ с накапливающих сумматоровсравнения поступают соответст и 8 записываются в регистры 12 ина четвертые входы коммутато, с выходов которых поступают наи 5, которые по управляющему 50 адресный вход блока 1 памяти, Одно 11 пропускают сигналы на входы временно с этинно с этим с второго выходаивающих сумматоров 9 и 8, По блока 2 управления на блок 1 памятиу с выхода г узла 23 постоян- поступает сигнал "Чтение". В результамяти в накапливающих суммато ахщи умм Р те этого содержимое а ячейки памяти/уточняются значения Х У+5 блока 1 памяти поступает в накапливаприбавляется 0 и 1), О нов е)дн Ре ющии сумматор 16, где по сигналу сч1с этим на управляющий вход ком- выхода з узла 23 постоянной памяти,Ра 17 с выхода и Узла 23 пос-суммируется с 0 3Затем по сигналуй памяти поступает код 01, кото-. с выхода 23с выхода к узла постоянной памятисодержимое регистра 12 увеличиваетсяна единицу, при этом на адресный входблока 1 памяти поступает сигнал "Чтение". В результате этого содержимоеа ячейки памяти блока 1 памяти с ко 5Яординатами Х, У +, поступает в накапливающий сумматор 16, где по сигналус выхода з узла 23 постоянной памятисуммируется со значением а 1.,1 ОДалее по сигналу с выхода м узла23 постоянной памяти содержимое регистра 13 увеличивается на единицуи поступает на адресный вход блока1. памяти как координаты Х +, У +Аналогично описанному определяется сумма а, + а + аз, где а -содержимое указанной ячейки,По сигналу с выхода л узла 23 постоянной памяти содержимое регистра 2612 уменьшается на единицу, Такимобразом, из блока 1 памяти считывается содержимое а ячейки памятиблока 1 памяти с координатами Хк+у и поступает в накапливающий 25сумматор 16, где определяется суммаа+ а + а + а 4. Значения полученной суммы поступает на второй входкоммутатора 17 со сдвигом на дваразряда, что соответствует делению 30Рна 4. Поступившие сигналы 10 с выходаи узла 23 постоянной памяти на управляющий вход коммутатора 17 разрешают прохождение значения элементаизображения на вход блока 3 контроля,в результате чего на экране дисплеяотображается вычисленное значение элемента с координатами Х, У.При поступлении очередного тактирующего импульса с выхода узла 23 пос тоянной памяти триггер .24 и счетчик 21 устанавливаются в исходноесостояние, а содержимое.начетчика22 увеличивается на единицу, в ре-.зультате этого сигналом с выхода жузла 23 постоянной памяти накапливающие сумматоры 8, 9 и 16 обнуляются.После обработки значений координатпоследнего элемента. исходного изображения счетчик 22 обнуляется, а сиг-,нал с его выхода переноса поступаетна вход сброса триггера 19. В резульТате этого последний устанавливается в нулевое состояние, при этом запрещается прохождение тактовых импуль-(сов с генератора 20 через элементИ 25 на счетчик 21. Таким образом,устройство переходит в исходное состояние и готово для обработки следующе го массива данных исходного изображения. изобретения Формула Устройство для обработки многотоновых изображений, содержащее блок памяти, информационный вход которого два блока буферной памяти, информационный выход первого блока буфернойпамяти соединен с первым информационным входом первого коммутатора и входом множителя первого умножителя, выход которого соединен с вторым информационным входом первого коммутатора и первым информационным входом второго коммутатора, выход которого сое-. динен с информационным входом первого накапливающего сумматора, выходкоторого соединен с информационнымвходом первого регистра и первым информационным входом первого блокасравнения, выход которого соединенс вторым информационным входом второго коммутатора, выход второго блокабуферной памяти соединен с третьиминформационным входом второго коммутатора и входом множителя второгоумножителя, выход которого соединенсчетвертым информационным входомвторого коммутатора и третьим информационным входом первого коммутатора, выход которого соединен с информационным входом второго накапливающего сумматора, выход которого сое,",.динен с информационным входом второго регистра и первым информационным входом второго блока сравнения,выход которого соединен с четвертыминформационным входом первого коммутатора, выходы первого и второго регистров соединены с адресным входомблока памяти, первый выход блокауправления соединен с входами множимого первого и второго умножителейи первым входом блока контроля, второй выход блока управления соединен свходом записи-чтения блока памяти,третий выход блока управления соединен с входами записи-считывания первого и второго блоков буферной памяти, четвертый выход блока управления соединен с синхровходами перявляется первым информационным входомустройства, блок управления, блокконтроля, два коммутатора, два умножителя, два накапЛивающих сумматора,два блока сравнения, два регистра и1608698 10 в х др вг д м в ж с б п р м в о б о к п н м о к 15 И го и второго умножителей, пятый выблока управления соединен с упляющими входами первого и второ- коммутаторов, шестой выход блока равления подключен к синхровхонакапливающих сумматоров, седьмой од блока управления соединен с нхровходами первого и второго оков сравнения, восьмой выход блока 10 равления соединен с входами записи рвого и второго регистров, девятый иод блока управления подключен входам установки в "0" накапливаюсумматоров, входы величины точнослинейных преобразований устройстподключены соответственно к втоинформационным входам первого и рого блоков сравнения, первый вход ка управления является входом пусустроиства, информационные входы рвого и второго блоков буферной мяти являются вторым информационвходом устройства, о т л и ч а - щ е е с я тем, что, с целью повыния точности в работе устройства, о содержит третий сумматор, третийутатор, анализатор, причем вы-." ход блока памяти соединен с первым информационным входом тр еть его коммутатора и с информационным входом третьего сумматора, выход которогосоединен с вторым информационным входом третьего коммутатора, выход которого соединен с вторым входомблока контроля, первый и второй входы анализатора подключены соответственно к выходам первого и второго накапливающих сумматоров, а выход соединен с вторым входом блока управления, десятый и одиннадцатый выходыкоторого соответственно соединеныс синхровходом третьего накапливающего сумматора и управляющим входомтретьего коммутатора, двенадцатый,тринадцатый и четырнадцатый выходыблока управления соединены соответственно с третьим, четвертым и пятымвходами анализатора, пятнадцатый,шестнадцатый и семнадцатый выходыблока управления соединены соответственно с вторым и третьим управляющими входами первого регистра и вторым управляющим входом второго регистра.1608698 Составитель Е. Чепинтор Н, Тупица Техред А,Кравчук Корректор Э. Лончакова Заказ 3619 ра одписно КНТ ССС Произво енно-издательский комбинат "Патент", г. Ужгород агарина, 101 ВНИИПИ Государственного ко 113035, Мотета по изобретениям и открытиямва, Ж, Раушская наб., д. 4/5