Устройство для контроля цифровых объектов

18 импульса, триггер 19 и элементНЕ 20,Устройство работает следующим образом. 5В исходное состояние устройствоустанавливается сигналом "Сброс" (непоказан), при этом в исходное состояние устанавливаются счетчики 2 и 8,триггер 19 и управляющий вычислительный блок 1,.Управляющий вычислительный блок 1по команде "Пуск" передает в счетчик2 адреса памяти начальный адрес ячейки блока 3, в которой хранится первая 15тестовая комбинация для контролируемого типа объекта 6. В регистр 4 адреса тестовой комбинации записывается адрес тестовой комбинации,.на которой требуется зафиксировать выходныесигналы контролируемого объекта 6.В регистр 5 выходной тестовой комбинациииз запоминающего устройства выходных тестовых комбинаций, входящего в состав управляющего вычислительного блока 1, поступает выходнаятестовая комбинация, соответствующая выходным сигналам контролируемого объекта 6 на указанном в регистре.4 адреса контролируемой тестовой комбинации номере комбинации. Регистр 5выходной тестовой комбинации соединен с многоканальным амплитудным дискриминатором 7 для задания порогакаждого канала дискриминатора,На блок 3 из управляющего вычис 35лительного блока 1 поступает импульсзапроса, В каждой ячейке блока 3 выделены: один ряд разрядов, в которомзяписыВяется числО циклОВ ге нера торя 4010, в течение которых на проверяемуюсхему должна поступать данная тестовая комбинация входных воздействий;дополнительный разряд, в котором записыВаетсЯ сигнЯл РазрешениЯ для Вклю чения режима автоматической синхро-.низации работы контролируемого объекта б с системой контроля.При считывании ячейки блока 3 навходы контролируемого объекта 6 подаются заданные входные воздействия,а число циклов, в течение которыхданные воздействия должны подаватьсяна контролируемый объект, переписываются в обратном коде в счетчик 8числа повторения тестовых комбинаций через группу 9 элементов ЗИ. Насчетный вход счетчика 8 подаютсяимпульсы с генератора 10 через элемент ЗИ 11. При заполнении счетчика8 наращивается на "1" счетчик 2 и через формирователь 18 импульса позаднему фронту импульса устанавливается в исходное состояние триггер 19,При этом запрашивается блок 3 по следующему адресу и открывается элементИ для записи в счетчик 8 следующейтестовой комбинации. На требуемом номере цикла (при равенстве адресов всчетчике 2 и регистре 4) схема 12сравнения запрещает прохождение тактовых импульсов на счетчик 8, закрывая элемент ЗИ 11, и подает стробирующий импульс на элемент И 15, разрешаяпоступление сигнала неисправности)контролируемого объекта 6 на управляющий вычислительный блок 1 с выходамногоканального амплитудного дискриминатора 7,При необходимости исследований выходных сигналов следующей тестовойкомбинации указанный цикл повторяется. Если контролируемый объект 6 является объектом с произвольным временем выполнения операции, то в дополнительный разряд необходимой ячейкиблока 3 записывается сигнал разрешения автоматической синхронизации высокого логического уровня. При считывании данной ячейки блока 3 на входыконтролируемого объекта 6 подаютсязаданные входные воздействия, а максимальное число циклов (максимальноенеобходимое количество тактовых импульсов генератора 10, поступающеена вход объекта 6 для установкиобъекта в исходное состояние) переписывается в обратном коде в счетчик8 числа повторения тестовых комбинаций через группу 9 элементов ЗИ,На счетный вход счетчика 8 подаютсяимпульсы с генератора 10 через элемент ЗИ 11. Кроме того, эти импульсычерез элемент И 14 поступают на второй вход контролируемого объекта 6,При совпадении выходной тестовойкомбинации объекта 6 с записаннойисходной тестовой комбинацией в регистре 5 с выхода многоканальногоамплитудного дискриминатора 7 черезэлемент НЕ 20 и элемент И 16 на триг-гер 19 поступает сигнал, изменяющийпо переднему Фронту его состояние,При этом сигналом низкого уровня свыхода триггера 19 запрещается поступление импульсов генератора 10на синхровход контролируемого объек08697 ч 5 10 15 20 п т 8 1 п вь 25 30 35 п д э 40 т щ с б Д д к Р д в 50 п 5 16 6, так как последний выполнил данную операцию, При заполнении етчика 8 наращивается на "1" счетк 2 и через Формирователь 18 имльса триггер 19 устанавливается в ходное состояние.Если при заполнении счетчика 8 иггер 19 не изменил своего состояя (т.е., находится в исходном сосянии), то сигнал с выхода счетчика через элемент ЗИ 13 и элемент И 1 П 1поступает на вход управляющего числительного блока 1, сигнализия о неисправности в контролируемом ъекте 6. ормула из обретения Устройство для контроля цифровых ъектов, содержащее управляющий выслительный блок, счетчик адреса мяти, блок памяти тестов, регистр реса тестовой комбинации, регистр ходной тестовой комбинации, многональный амплитудный дискриминатор, етчик числа повторения тестовых мбинаций, первый элемент ЗИ, груп- элементов ЗИ, генератор тактовой стоты и схему сравнения, первый, орой входы и выход которой соедины соответственно с выходом рестра адреса тестовой комбинации, ходом счетчика адреса памяти, соененными с первым входом первого емента ЗИ, первым входом прерывая управляюцего вычислительного блопервый, второй и третий инфорционные выходы которого соединены информационнымивходами регистра реса тестовой комбинации, счетчика реса памяти, регистра выходной тесвой комбинации, первый,. второй и етий управляющие выходы управляюго вычислительного блока соединены ответственно с первым входом выра блока памяти тестов, первым вхом группы элементов ЗИ, вторым вхом первого элемента ЗИ, третий вход торого соединен с выходом генератотактовой частоты, а выход - с вхом суммирования счетчика числа поорения тестовой комбинации, выход реполнения которого соединен. с одом суммирования счетчика адреса мяти, вторым входом группы элеменв ЗИ, вторым входом выбора блока памяти тестов, первая информационнаягруппа выходов которого соединена .с третьими входами группы элементовЗИ, вторая информационная группа выходов является выходом устройства,подключенного к информационным входам контролируемого объекта, адресный вход блока памяти тестов соединен с выходом счетчика адреса памяти,информационный вход счетчика числаповторения тестовой комбинации соединен с выходами группы элементов ЗИ,первая и вторая группы входов амплитудного дискриминатора соединены соответственно с входами устройства, ккоторым подключены .выходы контролируемого объекта и выходы регистравыходной тестовой комбинации, о тл и ч а ю ц е е с я тем, что, с целью расширения Функциональных возможностей путем обеспечения контроляобъектов с произвольным временем выполнения операции, в него введены второй элемент ЗИ, первый, второй, третийэлементы И, элемент НЕ, Формировательимпульса, триггер и элемент ИЛИ, первый, второй входы и выход которогосоединены соответственно с выходомвторого элемента И, выходом второгоэлемента ЗИ, вторым входом прерыванияуправляюцего вычислительного блока,первый и второй входы и выход перво"го элемента И соединены соответственно с выходом первого элемента ЗИ, первым входом второго элемента ЗИ и выходом триггера, синхровыходом устройства, который подключается к синхровходу контролируемого объекта, первый и второй входы второго элемента И подключены соответственно к выходу схемысравнения, выходу амплитудного дискриминатора и входу элемента НЕ, выход которого соединен с первым входом 45третьего элемента И, второй вход которого соединен с вторым входом второго элемента И и третьим информационным выходом блока памяти, вход Формирователя импульса соединен с трегьим входом второго элемента ЗИ и выходом переполнения счетчика числаповторения тестовой комбинации, входсброса и вхоп установки триггера соединены соответственно с выходом треть-.его элемента И и выходом Формирователя импульса.4. Тугг едакт роизводственно-издательский комбинат "Патент", г. Ужгород Гагарина, 10 акаэ 3619 Тираж 568 ПодписноеНИИПИ Государственного комитета по изобретениям и открьггиям при ГКНТ СС113035, Москва, Ж, Раушская наб., д. 4/5