Устройство для контроля однотипных блоков

(57) Изобретени тельной технике ся в системах т вания цифровых бретения - упро быстродействия, генератор 1 имп 2-4, дешифратор блок 8 сравнения Цель изобретения введения дешифр нения результат ССР 985. типлексор 7, 10 индикации ается за счет и блока 9 храф-лы. 3 ил. 5, мулблок дости тора 6 в.2 з. 1987 ОДНОТИП Сд ГОСУДАРСТВЕННЫЙ ИОМИТЕТпО изоБРетениям и 07 КРьпиямпРи Гинт сссР СКОМУ СВИДЕТЕЛЬСТ(54) УСТРОЙСТВО ДЛЯ КОНТРОЛЯНЫХ БЛОКОВ 2ОТНОСИТСЯ К ВЫЧИСЛИ и может использоватьстового диагностиростройстВе Цель изо щение и увеличение Устройство содержит ульсов, три счетчикаИзобретение относится к вьр,тельной технике и может быть использовано в системах тестового диагностирования.Целью изобретения является упрощение и увеличение быстродействияустройства.На фиг,1 приведена функциональнаясхема устройства; на фиг.2 - логическая схема блока хранения результатов; на Фиг.З - схема блока сравне-ния эУстройство (Фиг.1) содержит генератор 1 импульсов, счетчик 2, счетчик 3, счетчик 4, дешифратор 5, дешифратор 6, мультиплексор 7, блок8 сравнения, блок 9 хранения результатов, блок 10 индикации, объект11 контроля, входы сброса 12 и разрешения 13.Блок 9 хранения результатов (Фиг.2)содержит первую группу 14 элементовИ-НЕ, первую группу 15 триггеров,вторую группу 16 элементов И-НЕ,вторую группу 17 триггеров, Е-ю группу18 элементов И-НЕ, Е-ю группу 19триггеров, (Ы+1)-ю группу 20 элементов И-ИЕ, В+1) -ю группу 21 триггеров; 1-е триггеры групп с первой пос-ю включительно образуют т регистров сдвига, В+1)-я группа триггеров образует 1 ш-разрядных регистров, 1 с - н.Блок 8 сравнения (Фиг.З) состоит из регистра 22, элементов ИСКЛЮЧАЮЩЕЕ ИЛИ 23, количество которыхравно максимальному количеству п выходов контролируемых блоков, элемента ИЛИ-НЕ 24 и элемента И 25.Предположим, что объект 11 содер 40жит 1 групп блоков по ш блоков с одинаковым содержанием информации вкаждой группе. Причем ш3. Работуустройства рассмотрим на примере контроля 1 групп микросхем памяти се 45рии 556 по ш микросхем в каждой группе.Устройство работает следующим образом,Перед началом работы по входу 12блок 9 устанавливается в исходноесостояние. Импульсы генератораподсчитываются счетчиками 2-4. Посостоянию счетчика 4 спрашиваютсяадреса всех 1 ш микросхем (МС) памяти объекта 11, Сигналами с выходадешифратора 5 выбирается для контроля очередная группа МС, а по состоянию счетчика 2 сигналами с вых лдешифратора 6 из этой группы вьйирается нужная МС памяти. Информационные сигналы выбранной МС памяти поступают с выхода объекта 11 на входблока 8. По состояниям счетчиков2 и 3 с помощью дешифратора 6 и мультиплексора 7 Формируется импульсныйсигнал, который поступает на входразрешения приема блока 8. Через второй вход блока 8 проходят сигналыс выходов одной из тп МС группы и поочередно сравниваются с сигналамис выходов других (щ) МС той жегруппы. Процесс Фиксации сигналовнеравенства блоком 9 осуществляетсяпосле появления в старшем разрядесчетчика 3 сигнала лог."1". В первом цикле пересчета счетчика 2 блок9 находится в исходном состоянии, аво втором цикле сигналом лог. "1"с выхода старшего разряда счетчика2 блоку 9 дается разрешение на Фиксацию сигналов неравенства. Это делается для того, чтобы по текущемуадресу процессом сравнения былиохвачены все контролируемые данные.Если в проверяемой группе данныхкомбинация сигналов сравниваемогокода отличается от остальных сигналов данных (ш) раз, то этот кодявляется недостоверным. Поэтому каждое появление сигнала неравенствана выходе блока 8 фиксируется вблоке 9. 1(ак только в блок 9 поступит количество сигналов неравенства(ш 1) раз, то он сформирует сигналнедостоверности соответствующих контролируемых данных в группе. Под действием постоянного сигнала недостоверности блок 10 осуществляет индицирование этих данных. Процесс фиксации сигналов неравенства прекращается после появления в старшем разряде счетчика 3 Сигнала лог, "0",Этот сигнал поступает на вход разрешения выдачи блока 8 и изменяетсостояние счетчика 4. Теперь до появления в старших разрядах счетчиков2 и 3 сигнала лог."1." блок 9 очищается от результатов предыдущей Фикса.ции неравенства. Причем запоминаемыеи индицируемые недостоверные данныеостаются до тех пор, пока на вход12 не поступит сигнал сброса. Блок 9 работает следующим образом.5При поступлении на вход 12 сигнала лог,"0" все триггеры устанавливаются в "0", В режиме приема сигналов неравенства на входы одной из1 групп элементов 20 с дешифратора 5поступает сигнал лог. "1", на входыэлементов 14 и входы элементов 16,18 и 20 со старшего разряда счетчика 2 также поступает сигнал лог."1".Одновременно с появлением сигналанеравенства на Э-входы триггеров15, 17 и 19 на входы элементов 14и входы элементов 16, 18 и 20 с дешифратора 6 поступают импульсныесигналы опроса соответствующих даннкх. В одном из ш сдвиговых регистров в первом цикле сравнения послеокончания импульсного сигнала опроса окажется код 100, Во второмцикле сравнения после окончания импульсного сигнала произойдет очередной сдвиг на один разряд и в регистре установится код 110. В(ш)-м цикле сравнения импульсныйсигнал установит код 11 1. Наконец, по окончании (ш)-го цикласравнения триггер 21 приемного регистра соответствующей группы установится в единичное состояние. Этосостояние остается запомненным. Споявлением сигнала лог. "0" на 0-входах триггеров 15, 17 и 19 и импульсных сигналов опроса триггеры 15, 17,19 устанавливаются в исходные состояния,Блок 8 работает следующим образом.При появлении сигнала лог, "1"на входе разрешения регистра 22 вего разряды записывается двоичныйкод с выхода МС памяти. На элемен"те 23 осуществляется сравнение скодами, снимаемыми с выходов других(ш) МС памяти. Если коды равны,на выходах элементов 23 присутствует сигнал лог. ",0", на выходе элемента 24 - сигнал лог. "1". Есликоды не равны, то на выходе элемента 24 - сигнал лог. "О", который приводит к появлению сигнала лог. "0"на выходе блока 8 сравнения. Таким образом, положительный эф - фект от использования изобретения заключается в упрощении и увеличении быстродействия устройства за счет исключения режима получения эталонных контрольных кодов, 1. Устройство для контроля однотипных блоков, содержащее три счетчика, генератор импульсов, первый дешифратор, блок сравнения, блок индикации, мультиплексор, причем первая группа разрядных выходов первого счетчика соединена с группой вхо 510 дов первого дешиифратора, выход генератора импульсов соединен с тактовым входом второго счетчика, 1 выходов первого дешифратора образуют первую группу адресных выходов устройства для подключения к входам выбора контролируемых блоков соответствующих групп объекта контроля, где 1 - число групп контролируемых блоков, о т л ичающееся тем, что, сцелью упрощения и увеличения быстродействия устройства, оно содержит второйдешифратор и блок хранения результатов, группа информационных выходовкоторого соединена с группой информационных входов блока индикации,вход разрешения которого образуетвход разрешения устройства, втораягруппа разрядных выходов первого счетчика образует вторую группу адрееных 25 30 выходов устройства для подключенияк группам одноименных входов контролируемых блоков, вход сброса бло-ка хранения результатов образуетвход сброса устройства, группа разрядных выходов второго счетчика соединена с группой входов второгодешифратора, 1-е выходы которого подключены к 1-м информационным входаммультиплексора, к 1-м входам пер 3540 вой группы адресных входов блока хранения результатов и образуют 1-е выходы третьей группы адресных выходовустройства для подключения к входам 45 выбора -го контролируемого блокакаждой из 1 групп, где 1 = 7;ш, ш -число блоков в группе, выход старшего разряда второго счетчика соединен с тактовым входом третьегосчетчика и входом запрета блока хранения результатов, группа разрядныхвыходов третьего счетчика соединенас группой адресных входов мультиплексора, выход которого соединен свходом разрешения приема блока срав-,нения, вход разрешения выдачи которого соединен с тактовым входом первого счетчика и подключен к выходу старшего разряда третьего счетчика, вы" 99859ход блока сравнения соединен с входом разрешения блока хранения результа- тов, -е входы второй группы адресных входов блока хранения результа 5 тов подключены к -м выходам первого дешифратора, где- 1,1, группа ,инФормационных входов блока сравнения образует группу одноименных входов устройства для подключения к выходам контролируемых блоков. 2. Устройство по п.1, о т л и ч а ю щ е е с я тем, что блок хранения результатов содержит К групп из ш элементов И-НЕ Ь+1) -ю группу из 1 ш элементов И-НЕ, группу из ш триг,геров, Ь+1)-ю группу из 1 ш триггеров, входы сброса триггеров групп объединены и образуют вход сброса 2 О блока, первые входы элементов И-НЕ групп объединены и образуют вход за" . прета блока, Р-входы триггеров первых 1 групп объединены и образуют вход разрешения блока, вторые входы , 25 3-х элементов И-НЕ первых К групп и вторые входы (+пй)"х элементов И-НЕ Ь+1)-й группы объединены и образуют -е входы первой группы адресных входов блока, где 0 ф Ь(к О -1), 1 = 1,ш, третьи входы элементов И-НЕ Ь+1)-й группы с (3.-1)ш+1 -го по пп-й объединены и образуют -евходы второй группы адресных входов блока, выходы 1-х элементов И-НЕ -й группы соединены с тактовыми вхо-, дами 1-х триггерор х-й группы, выходы 1-х триггеров и-й группы, где и1 В), соединены с третьими входами З-х элементов И-НЕ (и+1)-й группы, четвертые входы элементов И-НЕ (1 с + + 1)"й группы с (-1)ш+1 -го по ып-й объединены и подключены к выходам 1-х триггеров к-й группы, тактовые входы -х триггеров д-й группы соединены с выходами 1"х элементов И-НЕ, х-й группы, выходы элементов И-НЕ (1+1)-й группы соединены с тактовыми входами триггеров (1+1)-й группы, выходы которых образуют груп-, пу информационных выходов блока, где 1 с щ ш. 3. Устройство по п.1, о т л ич а ю щ е е с я темчто блок сравнения содержит регистр, группу элементов ИСКЛЮЧАЮЩЕЕ ИЛИ по числу вы- ходов контролируемых блоков, элемент ИЛИ-НЕ и элемент И, выход и первый вход которого образуют. соответственно выход и вход разрешения выдачи блока, тактовый вход регистра образу. ет вход разрешения приема блока,первые входы элементов ИСКЛЮЧАЮЩЕЕ ИЛИ группы подключены к соответствующим информационным входам регистра и образуют группу информационных входов блока, вторые входы и выходы элемен" тов ИСКЛЮЧАЮЩЕЕ ИЛИ группы подключены соответственно к выходам регистра и входам элемента ИЛИ-НЕ, выход которого соединен с втррым входом элемента И.Составитель И.ИванТехред М,Дидцк едактор А.Маковска ректор Т. Палий Производственно-издательский комбинат "Цатент", г. Ужгород, ул, Гагарин аказ 3144 Тираж 56 НИИПИ Государственного комитета113035, Москва, Ж Подписноео изобретениям и открытиям при ГКНТ СЧС35, Раушская наб., д, 4/5