Устройство для циклического опроса инициативных сигналов

СООЗ СОВЕТСКИХСОЦИАЛИСТИЧЕСКИХРЕСПУБЛИК се а 51)5 ( 06 Р 9/46 ГОСУДАРСТ 8 ЕННЫЙ КОМИТЕТпо изов етениям и отнецтияПЕЙ ГКНТ СССР ОПИСАНИЕ ИЗОБРЕТЕНИЯН АВТОРСКОМУ СВИДЕ ПОЗЬСТВУ(71) Центр по наладке и техническо-, му обслуживанию средств автоматики и систем управления на континенталь- ном шельфе Союза ССР "Шельфнефтегазавтоматика"(56) Авторское свидетельство СССР И, кл. С 06 Р 9/46, 1985.Собятка 3. и Стары Я.,Микропроцессорные системы, М,: Энергоиздат, с. 153, 154, 1981.(54) УСТРОЙСТВО ДЛЯ ЦИКЛИЧЕСКОГО ОП-.РОСА ИНИЦИАТИВНЫХ СИГНАЛОВ(57) Изобретение относится к вычислительной технике и предназначенодля использования в системах управления технологическими процессами.Целью изобретения является повышениебыстродействия. Устройство содержитсчетчики 1,7, коммутатор 2, триггеры 3,8,13, элемент НЕ 4, элементИ-НЕ 5, элемент И-ИЛИ 6, счетчик 7,блок 9 памяти, узел 10 поразрядногосравнения, шинный формирователь 11,мультиплексоры 12, 14. Изобретениедает возможность увеличивать скорость3 1599858 4 обработки вектора прерывания и количество обрабатываемых инициативныхсигналов, а за счет получения сигнала1 Изобретение относится к вычислительной технике и предназначено для 1 Оиспользования в системах управлениятехнологическими процессами, цен-:тральным ядром которых является микро ЭВМ или микропроцессор.Целью изобретения является новышение быстродействия устройства,На чертеже приведена структурнаясхема устройства.Устройство содержит счетчик 1,коммутатор 2, триггер 3, элемент 20НЕ 4, элемент И-НЕ 5, элемент ИИЛИ 6, счетчик 7, триггер 8, блок 9памяти, узел 10 поразрядного сравнения, шинный формирователь 11, мультиплексор 12, триггер 13, мультиплексор 14, вход 15 сброса устройства, тактовый вход 16 устройства, запросные входы 17 устройства, выход18 прерывания устройства, информационные выходы 19 устройства, вход , 3020 опроса устройства.Устройство работает следующим об-,разом,При включении питания по сигналу -,предварительной установки на входе15 устанавливаются в нулевое состояние счетчик 1, счетчик 7, триггер 13и триггер 8.Сигнал "О" с выхода мультиплексора 12 поступает на вход триггера 3 40и разрешает установку его в нулевоесостояние передним фронтом импульсас входа .16, По окончании сигнала навходе 15 импульсы с входа 16 запускают через элемент 5 счетчик 7. На45информационные входы блока 9 поступает восемь первых разрядов информации .,через коммутатор 2, соответствующйхадресу группы на счетчике 1, Тот жеадрес группы устанавливается на адресных входах блока 9. В момент времени,определяемый появлением заднего фронта восьмого сигнала на входе 16, сосчетчика 7 поступает сигнал записина вход блока 9, обеспечивающий занись информации в ячейку блока 9. Попереднему фронту следующего импульсас хвода 16 снимается сигнал записи прерывания по изменению входного сигнала получить информацию о динамикефункционирования объекта. 1 ил,в блоке 9, через элемент 6 сбрасывается счетчик 7 и в счетчик 1 заносится следующий адрес группы, поступающий на адресные входы блока 9 и коммутатора 2, На информационные входы блока 9 поступает восемь вторых разрядов информации через коммутатор 2. Затем процесс повторяется аналогично описанному, переключая счетчик 1 цо его переполнения. При этом сигнал переполнения с выходя счетчика 1 устанавливает триггер 8 в единичное состояние, разрешив, работу мультиплексора 12. Описанный цикл является установочным. Он выполняется один раз при включении устройства, обеспечивая запись в блок 9 исходного состояния входных инициативных сигналов, При его выполнении устройство не формирует запроса прерываний.Во втором и последующих циклах описанный процесс повторяется. Однако, кроме записи информации в блок 9 с выходов счетчика 7, на мультиплексор 12 последовательно вьдаются коды ад- Реса опроса выходов узла 10 поразрядного сравнения, на котором осуществляется сравнение инициативных сигналов, поступивших через коммутатор 2, с их состоянием, записанным в блоке 9 в предьдущем цикле. При несравне. нии на соответствующем выходе узла 10 поразрядного сравнения появляется уровень "1" и.при подаче со счвтчика 7 соответствующего данному выходу адреса опроса на выходе мультиплексора 12 появляется сигнал, взводящий триггер 3, который формирует общий запрос прерывания на выход 18 и взводит триггер 13, который через элемент 5 останавливает счетчик 7. По получении запроса прерывания центральный процессор формирует сигнал опроса на.вход 20,по Фронту появления низкого уровня которого сбрасывается триггер Зи на выходы 19 с шинного Формирователя 11 поступает байт информации, который состоит из кода номера группы входных сигналов (4 разряда), кода номера инициативного сигналя в5т ; данной группе (3 разряда) и кода, определяющего направление вектора изменения инициативного сигнала (1 разряд), формируемого на мультиплексоре 14, появлением на его выходе соответствующего логического сигнала.По фронту появления высокого уровня сигнала на входе 20 переходит в нулевое состояние триггер 13, разрешая работу через элемент 5 счетчика 7., В дальнейшем процесс повторяется аналогично. шинного формирователя и с адресными входами мультиплексоров, выход первого мультиплексора соединен с информационным входом шинного формирователя, вторая группа информационных входов которого соединена с адресными входами коммутатора. и блока памяти и с выходами второго счетчика,выход переполнения которого соединен О 15 20 25 Формула изобретения и третьего триггеров, выходы шинного Формирователя являются группой информационных выходов устройства, информационные входы коммутатора являются закрытыми входами устройства,Составитель И, Техред И.дидык Кудряшев Корректор О, Пиплееющ3 Редактор А.Маковская Заказ 3144 Тирагк 571 ПодписноеВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР113035, Москва, Ж, Раушская наб д. 4/5 Производственно-издательский комбинат "Патент", г.ужгород, ул. Гагарина,101 Устройство для циклического опроса инициативных сигналов, соцержащее первый счетчик, коммутатор, первый триггер, элемент НЕ, о т и ч а ю - щ е е с я тем, что, с целью повы- шения быстродействия, в устройство введены второй и третий триггеры, узел поразрядного сравнения, элемент И-ИЛИ, шинный формирователь, два мультиплексора, элемент И-НЕ, второй ;счетчик и блок памяти, информационные входы которого соединены с выходами коммутатора, с инФормационными входами первого мультиплексора и с первой группой входов узла поразрядного сравнения, выходы которого соединены с информационными входами второго мультиплексора, вторая группа входов узла поразрядного сравнения соединена с выходами блока памяти, вход разрешения записи которого соединен с выходом последнего разряда первого счетчика и с первым входом элемента И-ИЛИ, выходй с первого до предпоследнего группы выходов первого счетчика соецинены с первой группой информационных входов с единичным входом первого триггера,инверсный выход которого соединен суправляюцим входом второго мультиплексора, выход котрого соединен с информационным входом второго триггера,вход сброса которого соединен,с управляющим входом шинного формироватяля, с тактовым входом третьеготриггера и с входом опроса устройства,тактовый вход которого соединен с вторым входом элемента И-ИЛИ, с первымвходом элемента И-НЕ и с тактовымвходом второго триггера, прямой выход которого является выходом прерывания устройства и соединен с информационным входом третьего. триггера,инверсный выход и установочный входкоторого соединен соответственно свторым входом элемента И-НЕ и с инверсным выходом второго триггера,выход эллемента И-НЕ соединен со счетным входом первого счетчика, выходэлемента И-ИЛИ соединен с входомсброса первого счетчика и со счетнымвходом второго счетчика, вход сбросакоторого соединен с входом сбросаустройства, с третьим и четвертымвходами элемента И-ИЛИ и через эле,",смент НЕ - с входами сброса первого