Коммутатор для управления шаговым двигателем

(54) КОММУТАТОР ДЛВЫМ ДВИГАТЕЛЕМ АВЛЕН 0 ОСУДАРСТВЕННЫЙ КОМИТЕТ ИЗОБРЕТЕНИЯМ И ОТНРЫТИЯМ И ГКНТ СССР ПИСАНИЕ ИЗ ТОРСКОМУ СВИ ТЕЛЬСТВ(71) Специальное конструкторско-тех нологическое бюро с опытным производством при Белорусском государственном университете им, В.И.Ленина (72) В.В,нижников, В.Д.Телегин, И.Н,Рудой и В.И.Лакизо(57) Изобретение относится к автоматике и может быть использовано в системах управления с шаговыми двигателями. Цель изобретения - расширение области применения путем увеличениячисла режимов коммутации. Коммутаторсодержит реверсивный двоичный счетчик 1, первый элемент И 2, первыйэлемент ИЛИ 3, блок 4 памяти, второй5 и третий 6 элементы ИЛИ, второйэлемент И 7, первый 8, второй 9 итретий 10 входы выбора режима, тактовый вход 11,первый 12 и второй 13входы задания тактности коммутации,входы: 14 управления, 15 модуля счета16 реверса, 17 включения шаговогодвигателя. 1 ил., 1 табл.Изобретение относится к автоматике и может быть использовано в системах управления с щаговыми двигателями.Цель изобретения - расширение области применения путем увеличения числа режимов коммутации.На чертеже представлена блок-схема предлагаемого коммутатора.Коммутатор для управления шаговым двигателем содержит реверсивный двоичный счетчик 1, первый элемент И 2, первый элемент ИЛИ 3, блок 4 папамяти, второй 5 и третий 6 элементы ШЫ, второй элемент И 7, первый 8 (режим 1), второй 9 (режим 11) и третий 10 (режим 111) входы выбора режима коммутации, тактовый вход 11, первый 12 и второй 13 входы задания тактности коммутации, входы управления 14,модуля счета 15, реверса 16 и вход 17 включения шагового двигателя,подключенный к разрешающему входу блока 4 памяти. Второй, третий, четвертый, пятый и шестой выходы блока 4 являются соответствующими выходами коммутатора, первый адресный вход блока 4 памяти соединен с выходом первого элемента ИЛИ 3, первый и второй входы которого подключены соответственно к первому входу 12 задания такт- ности коммутации и выходу первого элемента И 2, первый и второй входы которого соединены с вторым входом 13 задания тактности коммутации и выходом первого разряда реверсивного двоичного счетчика 1, тактовый вход и входы управления, модуля счета и направления счета которого подключены соответственно к тактовому входу 11, входам управления 14, модуля счета 15 и входу 16 реверса коммутатора. Выходы второго и третьего разрядов реверсивного двоичного счетчика 1 соединены с вторым и третьим адресными входами блока 4 памяти, четвертый адресный вход которого подключен к выходу второго элемента ИЛИ 5, первый и второй входы которого соединены с выходом четвертого разряда реверсивного двоичного счетчика 1 и вторым входом 9 выбора режима коммутации. Пятый адресный вход блока 4 памяти подключен к третьему входу 10 выбора режима коммутации, первый выход блока 4 па" мяти соединен с первым входом третьего элемента ИЛИ 6, выход которого является первым выходом коммутатора,а второй вход подключен к выходу второго элемента И 7, первый и второйвходы которого соединены соответственно с четвертым выходом блока 4памяти и первым входом 8 выбора режима коммутации.Устройство работает следующим образом.При подаче на вход 14 управленияпотенциального сигнала разрешениясчета реверсивный двоичный счетчик1 отсчитывает поступающие на его тактовый вход импульсы, подаваемые натактовый вход 11,при этом записываемое в счетчик 1 двоичное число скаждым тактовым импульсом увеличивается или уменьшается на единицув зависимости от уровня потенциальщ ного сигнала на входе 16 реверса,т,е. на входе для задания направления счетча. С учетом уровней потенциальных сигналов на первых входахпервого элемента ИЛИ 3 и первогоэлемента И 2, т.е. на первом 12и втором 13 входах задания тактности коммутации, и уровней потенциальных сигналов на втором входевторого элемента И 7 и втором входевторого элемента ИЛИ 5, т.е. на первом 8 и втором 9 входах выбора режима коммутации, а также в зависимости от уровня потенциального сигналана третьем входе 10 выбора режимако",мутации и от модуля счета реверсивного двоичного счетчика 1, определяемого информацией, подаваемойна вход 15 модуля счета, на адресных входах блока 4 памяти формируется 40соответствующий двоичный код, обуславлпвающий при подаче разрешающего потенциального сигнала низкогоуровня на вход 17 включения шагового двигателя (те., на разрешающийвход блока 4 памяти) появление на 45выходах коммутатора кодовых комбинаций, соответствующих заданному режиму коммутации фаз выбранного щагового двигателя.Вариант программирования блока4 памяти для использования его впредлагаемом коммутаторе для управления шаговым двигателем и зависи- -мость адресного кода от потенциальных сигналов на входах устройства, 55 а также от модуля счета реверсивного двоичного счетчика 1 представлена для случая прямого счета в таблице.В случае симметричных режимов коммутации кодовые комбинации на выходах коммутатора меняются по каждому второму тактовому импульсу, в отличие от несимметричных режимов,но средняя скорость вращения вала двигателя постоянна и не зависит от тактности коммутации, благодаря чему переход с одного режима коммутации на другой, например с восьмитактного режима на один из четырехтактных режимов в случае четырехфазного двигателя, не требует изменения частоты следования тактовых импульсов и может быть реализован путем изменения информации на входах устройства в процессе отработки заданного перемещения, причем благодаря выбору того или иного режима коммутации в зависимости от нагрузки обеспечивается как оптимальное энергопотребление, так и соответствующий характер движения (плавность хода, электрическое демпфирование и т.д.).При изменении уровня потенциального сигнала на входе 16 реверса адресный код меняется в обратной последовательности, обеспечивая считывание записанной в блоке 4 информации в обратном порядке и тем самым отработку реверса шагового двигателя и его вращение в противоположном направлении.При подаче потенциального сигнала запрета счета на вход 14 управления реверсивный двоичный счетчик 1 останавливается с сохранением информации на своих выходах, благодаря чему обеспечивается фиксированная стоянка шагового двигателя. Если в данном режиме на вход 17 включения ЫД подать запрещающий потенциальный сигнал высокого уровня, то на всех выходах блока 4 памяти и, следовательно, на всех выходах коммутатора появятся сигналы одинакового (высокого) уровня, обеспечивающие обесточивание обмоток шагового двигателя. Информация о состоянии коммутатора, в том числе о направлении движения и режиме коммутации при этом сохраняется (как в реверсивном двоичном счетчике 1, так и в виде потенциальных сигналов на входах коммутатора) и при возобновлении движения, т,е. подаче сигнала низкого уровня на вход 17 включения ЦЦ и сигнала разрешения счета на вход 14 управления, измене 10 15 25 30 35 40 45 50 55 ние кодовой комбинации на выходах коммутатора начнется из того,же состояния, при котором произошел останов.формула и э о б р е т е н и яКоммутатор для управления шаговым двигателем, содержащий реверсивный двоичным счетчик с тактовым входом, входами управления, модуля счета и реверса, первый, второй, третий входывыбора режима коммутации, первый и второй элементы ИЛИ и блок памяти, первый, второй, третий, четвертый и пятый выходы которого являются соответствующими выходами коммутатора, первый адресный вход блока памяти соединен с выходом второго разряда реверсивного двоичного счетчика, выход четвертого разряда которого подключен к первому входу второго элемента ИЛИ, второй вход которого соединен с вторым входом выбора режима коммутации коммутатора, выход подключен к второму адресному входу блока памяти, третий адресный вход которого соединен с третьим входом выбора режима коммутации коммутатора, а разрешающий вход блока памяти11 подключен к входу коммутатора Вклю 11чение шагового двигателя , о т л и ч а ю щ и й с я тем, что, с целью расширения области применения путем увеличения числа режимов коммутации, в него введены первый и второй элементы И, третий элемент ИЛИ, первый и второй входы задания тактности коммутации коммутатора, подключенные к первым входам соотве 1 ственно первого элемента ИЛИ и первого элемента И, второй вход которого соединен с выходом первого разряда реверсивного двоичного счетчика, выход соединен с вторим входом первого элемента ИЛИ, выход которого подключен к четвертому адресному входу блока памяти, пятый адресный вход которого соединен с выходом третьего разряда реверсивного двоичного счетчика, шестой выход блока памяти подключен к первому входу третьего элемента 1 ШИ, выход которого является соответствующим выходом коммутатора, а второй вход соединен с выходом второго элемента И, первый и второй входы которого подключены соответственно к четвертому выходу блока памяти и первому входу выбора режима коммутации коммутатора.-о оооооо ооо-оо о о оо в ооо хххххххх ххх х х х х х х х х х х х х х х х х х Х Х К Х Х К Х Х Х Х К К Х Х Х ххххххххххххххолаф уО О СЧ М щТф М М Цщ Цщ ОМ МЦ О О М МщО Чщ М М Ц ц С С ОМ М щщ сС ф= Й 1- сч Ц фесъО Ф О х х фа 1 счо о 1 1 1 о о о о о о о о 1 ф 1 а омф 1 о Й, сс 11 1111 11 ф1 1"аЕ оо аоф фф1. Сфа1 1 щ во ф ф ф ф в 1- - к фм ф а 1 щ 1 М Х сч э ф 1 йВо о 4 фмф Щ ф с; фвм ЕХ щ ю сч ф а ф щ сч щц 1 1 фщф 1 ф ф в.в 1 о ф ив юп осщ .тЕЕ ОО фмсфвмк хф Эмй фсчс сщ счф Э 11 щ .щщ счЕкДо фф щв- О О О О О О Ф3 1 т ООООО От й( фО О О Оф- - - ОООО - ООО ОО ОО - О О 1 Н 31 ю О О О О О О - -О О О О О- - О,эа Олжсч сч сч сч а л л л 00 сч сч сч сч сч со о О сч о л сч ь 1 о о к л 1 сф 1 к Вм 15 З сч З 1 1о м к всч ю в 1 ф ксч