Система передачи цифровой информации

(504 Н 04 1, 27 18 ПИСАНИЕ ИЭОБРЕТЕНИ АВТОРСКОМУ СВИ РЬСТ й бло бират Ь, а на ельный пр 8 управ бработки БЗБ 11 и сообщениУ 40ит ехнич ес кий рователблок 9тор 10,кретных А. Ивано символы кодовых поступают вБЗБ Здесь задаются между символами лы поступают на формирует соотв ные сигналы. По калы поступают Радиотехничесинформации, М.: с. 192-193. где в результате изводится исправл бок в коде и выд щений на выход. дением БЗБ 2 и 1 Зи 8, БА 4 ибл тема по п.п. 2 и выполнением БА 4 ки, даны их ил. ается ввевателейботкиСисичается обработЦель дости 1, формиро ока 9 обра 3 ф-лы отл и блока 9 3 ил и. ОСУДАРСТВЕКНЫЙ КОМИТЕТО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯРИ ГКНТ СССР(56) Пении П.И. и дркие системы передачиРадио и связь, 1984(54) СИСТЕМА ПЕРЕДАЧИ ЦИФРОВОЙ ИНФОРМАЦИИ(57) Изобретение относится к радиотехнике. Цель изобретения - повьппениескорости передачи дискретных сигналов, Система передачи цифровой информации содержит на передающей сторонекодер 1, буферный запоминающий блок(БЗБ) 2, формирователь 3 управляющихсигналов, блок 4 анализа (БА) сигналов, модулятор 5 и выходной передаюприемной сторонеиемный блок 7, формиляющих сигналов,сигналов, демодулядекодер 12. Из дисй кодер 1 формируеткомбинаций, которые2 и далее в БА 4.ременные промежуткикода, и далее симвомодулятор 5, которыйтствующие им бинарсле усиления эти сига гриемную сторону,преобразований проение возможных ошиача дискретных сообИ гобре Гение огцосится к рдиотехццке и может бьггь использовано в радиосистемах передачи дискретной информа цци,Цель и з обретения - по выше ни е скорости передачи дискретных сигналов.Н Фиг. 1 изображена структурнаяэлекгрцческая схема предложенной сис -телъ 1; на Фцг. 2 - структурная электрическая схема блока анализа сигналон, структурная электрическая схемабуф"рного запоминающего блока иструктурная электрическая схема Формир.вателя управляющих сигналов; на 15Фцг. 3 - структурная электрическаясхема блока обработки сигналов,Система передачи цифровой информации содержит на передающей сторонекодер 1, буферный запоминающий блок2, Формирователь 3 управляющих сигналов, блок 4 анализа сигналов, модулятор 5 и выходной передающий блок6,на приемной стороне - избирательный приемный блок 7, Формирователь 8 управляющих сигналон, блок 9обработки сигналов, демодулятор 10,буферный запоминающий блок 11 и декодер 12,Буферный запоминающий блок содержит первый и второй регистры 13 и 14,узел 15 вентилей и элемент ИЛИ 16.Формирователь управляющих сигна-нлов содержит перный дешифратор 17,генератор 18 тактовых импульсов, элемент ИЛИ 19, первый и второй коммутагоры 20 и 21, первый и второй триг геры 22 и 23, третий коммутатор 24,первый и второй счетчики 25 и 26,первый и второй блоки 27 и 28 вентцлей, первый и второй элементы ИЛИ-НЕ29 и 30 и второй дешифратор 31.Блок анализа сигналов содержитэлемент ИЛИ 32, первый и второй триггеры 33 и 34, генератор 35 тактовых 45импульсов, блок 36 равнозначности,ломмутатор 37, первый и второй счетчики 38 и 39 и первый и второй дешифрторы 40 и 41.Блок обработки сигналов содержитдешифратор 42, вентиль 43, детектор44 огибающей, генератор 45 тактовыхимпульсов, пороговый блок 46 и счетчик 47.Система работает следующим обра 5зом.На вход кодера 1 поступают дискретные сообщения в ниде последовав тельцостн двоичных символов ( нулей и "ецицпц"), н которые вцосится цо специальному алгоритму некоторая избыточность (помехоустойчивое кодированиее) . Символы кодовых комби наций с выхода кодера 1 поступают на вход буферного запоминающего блока 2, которое выполцяет функции промежуточного хранения символов кода и выводапоследних в соответствии с результатами их анализа н блоке 4 анализасигналов.Для выполнения данной функции символы кодов записываются н первый регистр 13 по сигналам записи, поступающим с выхода генератора 18 тактовых импульсов с такой же тактовой частотой 1 , что и символы кодат(для простоты считаем, что тактовая частота поступления символов кода уже согласована с услониями дальнейшей передачи по каналу, т.е. й = 1/ /(г + г.). С началом заполнения первого регистра 13, емкость которого равна И символам, тактовые импульсы поступают через первый коммутатор 120 на вход прямого счета первого счетчика 25, а также через третий коммутатор 24 - ца вход обратного счета второго счетчика 26 (счетчики 25 и 26 представляют собой 1-разрядные счетчики с входами прямого и обратного счета, в исходном положении первый счетчик 25 обнулен, а в 1 разрядов второго счетчика 26 записаны единицы, при этом 1 = 1 оя (К+1), Поступающие на второй счетчик 26 тактовые импульсы приводят к установке его в нулевое состояние в тот момент, когда полностью заполняется первый регистр 13. Появление нулевых сигналов на всех выходах нторого счетчика 26 вызывает появление единичного сигнал на выходе элемента ИЛИ-НЕ 30, Данный единичный сигнал поступает на Ы-вход второго триггера 23 и вызывает его переключение из исходного нулевого н единичное состояние, Этот же единичный сигнал поступает через элемент ИЛИ 19 на входы управления первого регистра 13 и второго регистра 14 и вызывает параллельную перезапись символов кода с первого ре" гистра 13 но второй регистр 14, а также устанавливает первый триггер 22 из исходного нулевого в единичное состояние, Единичный сигнал с выхода элемента ИЛИ-НЕ 30 также разрешает прохождение сигналов с выходов пер 1518911вого счет иска 25 чсдрез в, орой склок2/ вентилей на входы первого десшлфратора 17, ця ь-м выходе которого появляется единичный сигнал, разрешаюгпий последовательный вьсвод информации иэ второго регистра 14 через И-йвентиль узла 15 вентилей и элемсднтИЛЕ 16 на выход буферного запоминающего блока, Одцовремецно единичныйсигнал, нос гупи 5 с выхода триггера23 на управляюшсе входы коммутаторов 20, 21, вызь 1 в. "т передкоммутацисопервого коммутатора 20 и второго коммутатора 21,При перезаписи информации из регистра 13 в рсгистр 14 включается генератор тактовых икспугсьсс в, Так гоняячастота генератора тактоньсх пмпулгдсов выбирается равной 1 = ссср . риэтом коэсЬФициецт пропорцпональнос с ит1 и ш сМ - множество целыхЪчисел и шс/Г = в. + в .и,/ .СПР 5 ЬЗС . ГС 11 лок 36 равцознаености управляетчетвертьм коммутяторспм 37: при различных сислволах на выходах триггера33 и триггера 34 выход генераторатактовых импульсов подключается квходу счет,ика 38, а при одиссаковыхсимволах - к входу счетчика ЗсГ. Псп;этом, когда счетчик 38 зярс гс:с грпрует ш импульсов, на соответстнусщемвыходе дешифратора 4 Н появ.сяетсгс с дпЦИЧНЫй СИГНаЛ, а ЕДИЬИЧНЬСсс СИГЦасл Цавыходе дегш,оратора Ъ 1 появляется тогца когда счетчик 39 зарегистрирусдт.фш импульсов. Появляющиеся ня выхо 1/дах дешифраторов 40 или 41 единичныесигналы устанавливают в нулевое состояние соответствующие счетчики и,поступая через элемент ИЛИ 32 на управляющий вход второго регистра 14,вызывают последовательный вывод информации через соответстсзуссщий вентиль первого узла 15 вентилей и элемент ИЛИ 16 на вход блока 4 анализа,Таким образом, на основании анализа/равнозначности символов кода блок 4анализа задает временные промежуткимежду символами кода, выдаваемогг свыхода буферного запоминающего блока2, либо посредством счетчика 38 (определяют временные промежутки между1выводом различных символов ш/1,г + с ) либо посредством четверПП ПР 5того счетчика 39 (определяет временные промежутки между выводом одинасимвло ш /Г = с) Вывоп спмгп слог гс з р егссс тря 14 иодновременная запись в рес истр 13 будут продолжаться до того момента р пока количество импульсов, управляющихсчитыванием инФормации из регистра14, не стянет равным количеству импульсов, записанных в счетчик 25 припервой записи в первый регистр 13.Указанные импульсы считывания, поступссв через коммутатор 21 ца вход обратного счета счетчика 25, вызовутпоявление цулевьсх сиг палов ня всехего выходах, что обозначает конец 15 вывода из регистра 14. В этот моментв счтчике 26 будет записано числоимпульсов, поступивгсгих на его входпрямого счета с выходя генератора18 тактовьсх импульсов через каммута тор 2 Н и соответствусощих количествурязрялов регистра 13, заполцпнгшлхсязя время вывода информаггии из регистра 145. Нулевьсе сигналы на выходахсчет чика 25 вызывают поя вление еди пичного сигнала ня выходе элементаШ 1-1 Е 29, который поступает на Квход второго триггера 23, а черезэлемент ИсВ 19 - на управляющие входы регистра 13 и регистра 14, а такЗп же пя управляющий вход блока 28 вентилей, По данному сигналу происходит:параллслльная запись символов кодапервого 13 во второй регистр 14; прохождение сигналов с выходов счетчика26 через третий блок 28 вентилей на 35входы дешифратора 31, который опрелс:ляет номер пенгиля в уле 15 вентилей и разрешае г последовательныйвывод через данный вентиль символов 4 Н кода из регистра 14; переключениетригг ера 23 в нулевое состояние, чтов свою очередь вызывает установлениекоммутации первого коммутатора 20 ивторого коммутатора 21, повторяющеиисходную.Цальнейиая работа происходит аналогично описанной, эа исключениемтого, что на вход обратного счетасчетчика 26 будут поступать импульсы 5 Н не с выхода генератора 18 тактовыхимпульсов через коммутатор 4, а сф) /выхода блока 4 анализа через коммутатор 21 и коммутатор 245 (тяк как управляющий коммутатором 24 сигнал с55выхода триггера 22 буды равным единице). Сигналом окончания персдачиинформации служит наличи" единичныхсигналов на выходах первогонгорого элементов Ш 1-Е 29 сс ЗН (в этом1518911случае и первлй ц второй регистр 13 ц 14 пусты),Символы кода с выхода блока 4 аца лц. исстуант ца модулятор 5, который Формрует соответствующие им би 5 парные сигналы. Данные сигналы усиливаются выходным передающим блоком 6 и через среду распространения сигца;ов поступают на избирательный приемблск 7, где фильтруются, усиливаются и поступают на вход блока 9 обработки сигналов.С глхода блока 9 обработки сигналов маципулированные сигналы поступают ца вход детектора 44 огибающей и вход вентиля 43. С выхода детектора 44 огибающей напряжение, соответствующее уровню А огибающей сигнала, поступает на вход порогового блока 46 (ири приеме сигналов уровень их огибающей поддерживается примерно постоянным за счет применения АРУ до блока 9 обработки сигналов). При из мецеции фазы принимаемого сигнала происходит уменьшение амплитуды колебания с предыдущей фазой и нарастание амплитуды колебания с новой фазой (при изменениях амплитуды модулированных сигналов, вызванных их прохождением через избирательные цепи, АРУ не успевает поддерживать постоялп уровень огибающей в силу своей инерционности). Для фиксирования момента отклонения уровня огибающей от номинального уровня А - предназначен пороговый блок 46, который представляет собой двухпороговый компаратор, На выходе порогового блока 46 появляется сигнал логической единицы в случае, когда входное напряжение (уровень огибающей) находится в заданном интервале от номинального: Л, -гААА +ДА и сигнал логио 45 ческого нуля, когда входное напряжене выходит за этот интервал: А (А- -аА или АА + ЬА. При этом заданный интервал изменения уровня огибающей сигнала г А выбирается большим50 изменения амплитуды огибающей за счет быстрых замираний сигнала в канале передачи, т.е. появление едийичного сигнала на выходе порогового блока 46 означает окончание переходных процессов, возникающих при прохождении сигнала через блок 7, а появление нулевого сигнала - наличие переходных процессовДопустим, ца выхо;е пороговогоблока 46 оявляется единичный сигнал.Данный сиг нал поступает ца уравляющце входы счетчика 4 7 и вентиля 43,открывая первый для подсчега импульсов, поступающих с выхода генератора45 тактовых импульсов с частотой 1(счетчик 47 и дешифратор 42 аналогичны счетчику 39 и дешифратору 4 1), ивторой для пропускания сигнала цаобработку в демодулятор 10, Счетчик47 регистрирует шг импульсов с выхода генератора 45 тактовых импульсов(ш,/г = г ) и устанавливается в нулевое состояние единичным сигналом ссоответствующего в -го выхода пятогодешифратора 42 в демодулятор 10 иформирователь 8, Данный единичныйсигнал вызывает считывание принятогосимвола с выхода демодулятора 10 (аименно - с выхода интегратора сосбросом) и запись его в буферный запоминающий блок 11.Если следующий принятый сигналявляется повторением предлщущего, торабота схемы повторяется. Прием другого сигнала приводит к появлению навыходе порогового блока 46 нулевогосигнала, це разрешающего прохождениесигнала через вентиль 43 и выдачусигнала вдемодулятор 10 и формирователь 8. После окончания переходныхпроцессов работа повторяется. Такимобразом, блок 9 обработки сигналовпроизводит определение наличия переходных пРоцессов и управляет работой(точнее - выводом с его выхода принятого решения)демодулятора 1 О и записью символов в буферный запоминающийблок 11,Символы принятого кода записываются с выхода демодулятора 10 в буферный запоминающий блок 11 в соответствии с управляющими сигналами изблока 9 и считываются иэ буферногозапоминающего блока 11 с необходимойчастотой по сигналам генератора 45тактовых импульсов, находящегося наприемной стороне, Символы с вьходабуферного запоминающего блока 11 поступают на вход декодера 12, которыйпроизводит исправление возможныхошибок в коде в соответствии с егоисправляющей способностью и вьдаетдискретные сообщения на выход.Формула и з о б р е т е ц и я1, Система передачи цифровой ццФормации, содержащая на передающейстороне колер, модулятор, выход которо о соединен с входом выходногопередающего блока, а на приемной стороне - избирательный приемный блок,демодулятор и декодер, о т л и ч аю щ а я с я тем, что, с целью повышения скорости передачи дискретных сигналов, введены на передающей сторонебуферный запоминающий блок, блок ана 1 Олиза сигналов и формирователь управляющих сигналов, выход которого соединен с управляющим входом буферного запоминающего блока, выход которого подключен к входу блока анализасигналов, первый выход которого соединен с входом модулятора, при этомвыход кодера подключен к сигнальному входу буферного запоминающего блока, второй выход блока анализа сигналов подключен к входу формирователяуправляющих сигналов, а на приемнойстороне - буферный запоминающий блок,формирователь управлякзцих сигналов иблок обработки сигналов, первый выход 25которого соединен с первым входом демодулятора, выход которого соединенс сигнальным входом буферного запоминающего блока, выход которого подключен к входу декодера, при этом выходизбирательного приемного блока соединен с входом блока обработки сигналов, второй выход которого подключенк второму входу демодулятора и к входу формирователя управляющих сигналов, выход которого соединен с управляющим входом буферного запоминающегоблока,2. Система по и, 1, о т л и ч аю щ а я с я тем, что блок анализасигналов содержит два триггера, блокравнозначности, коммутатор, два дешифратора, элемент ИЛИ и генератортактовых импульсов, выход которогосоединен с сигнальным входом комму 1 45 татора, первый и второй выходы которого подключены к первым входам соответственно первого и второго снетчиков, выходы которых соединены с входами соответственно первого и второгс деппфраторов, выходы которых соединены соответственно с первьи и вторым входами элемента ИЛИ, выход которого соединен с синхронизирующими входами первого и второго триггеров, выходы которых соединены соответственно с первым и вторым входами блока равнозначности, выход которого подключен к управляющему входу коммутатора, при этом выходы первого и второго дешифраторов подключены к вторым входам соответственно первого и второго счетчиков, а Э-вход второго триггера соединен с выходом первого триггера, Ь-вход которого является входом блока анализа сигналов, первым и вторым выходами которого являются соответственно выход второго триггера и выход элемента ИЛИ,3, Система по п. 1, о т л и ч аю щ а я с я тем, что блок обработки сигналов содержит вентиль, детектор огибающей, пороговый блок, счетчик, дешифратор и генератор тактовых импульсов, выход которого соединен с первым входом счетчика, выходы которого подключены к соответствующим входам дешифратора, выход которого соединен с вторым входом счетчика, третий вход которого подключен к второму входу вентиля и выходу порогового блока, вход которого подключен к выходу детектора огибающей, вход которого соединен с первым входом вентиля и является входом блока обработки сигналов, первым и вторым выходами которого являются соответственно выход вентиля и выход дешифратора.7578911 Составитель О, Гелиеедактор И. Бандура Техред Л.ОлиЯнык Корректор Л.ПатаЯ оиэводственно-издательский комбинат "Патент", г. ужгород, ул. Гагарина, 101 ЗакаВНИИПИ 6613/58 Тираж 626 Подписное Государственного комитета по изобретениям и открытиям при 113035, Москва, Ж, Раушская наб., д. 4/5