Устройство для контроля логических блоков

и 902018 Союз СоветсиикСоцивпнстическнкРесяубпик ОП ИСАНИЕИЗОБРЕТЕНИЯК АВТОРСКОМУ СВИДЕТЕЛЬСТВУ(22)Заявлено 17,01.80 (21) 2875670/18-2 Й с присоединением заявки М С 06 Г 11/22 тввуаарстваеыЯ кеттвтет СССР ав девам взварвтвнвЯ и впрнеЯ(23) Приоритет Опубликовано 30,01.82,Бюллетень %11 Дата опубликования описания 30.0 1. 92) УСТРОЙСТВО ДЛЯ КОНТРОЛБЛОКОВ ЧЕСКИХ онт Изобретение относится к вычислительной технике, в частности к устройствам для обнаружения ошибок и конт" роля логических блоков.Известно устройство для обнаруже 3ния ошибок в выходной последователь"ности цифровых узлов, содержащее регистр сдвига и сумматор по модулю два в цепи обратной связи, вход сумматора подключен к выходу контролируемого узла, выходы регистра через де шифратор подключены к индикатору эта;понных сигнатур 1 ).Недост ат ком данного устройства я вляется то, что оно обеспечивает возможность контроля информации только одного из канало в конт ролируе мого цифрового блока.Наиболее близким к предлагаемому устройству является устройстводля контроля цифровых блоков, содержащее генератор тестов, выходы которогоподключены ко входу блока управленияи к входам эталонного и контролируемого блоков, выходы которых через блок сравнения подключены к блоку ре гистрации и индикации, выходы эталонного блока через блок пирамидальной свертки по модулю два подключены к одному из входов сумматора, который включен в цепь обратной связи регистра сдвига, выходы регистра через де" шифратор подключены к индикатору ис" правности эталонного блока, а выходы блока управления соединены с управляОцим входом генератора тестов и регистра сдвига ( 2.Недостатком известного устройотва является невозможност ь обнаружения ошибок, появляющихся одновременно на двух, четырех и т.д. выходах к ролируемого эталонного блока, Это происходит вследствие компенсации . ошибок кратных двум а блоке пирамидальной свертки, которая производит сложение по модулю два выходных последовательностей всех выходов эталон" ного блока, Э 9020Цель изобретения - повышение дос"товерности контроля.Поставленная цель достигается тем,что в устройство для контроля логических блоков, содержащее блок управ 5ления, генератор тестов, блоки срав"нения, блок регистрации сбоев, индикатор ошибок, сумматор, регистр сдви"га, дешиФратор, индикатор исправнос- Оти эталонного блока, индикатор ошибоки эталонный блок, причем первый входблока управления является входом"Пуск" устройства, второй вход блокауправления, первый вход генераторатестов, первый вход блока регистрациисбоев и первый вход регистра сдвигаявляется установочным входом устройства, первый выход блока управленияподключен ко второму входу генератора тестов, первый выход которого подключен к первым входам эталонногоблока, контролируемого блока и ктретьему входу блока управления, четвертый вход которого соединен со вторым входом контролируемого блока,вторым входом генератора тестов ивторым входом эталонного блока, первая группа выходов которого подкри-цена к первой группе входов каждогоблока сравнения, вторая группа входовкаждого из которых соединена с группой вь 1 ходов контролируемого блока,группа выходов каждого блоха сравнения подключена к группе входов блокарегистрации сбоев, выход которогосоединен со входом индикатора ошибок,вход индикатора исправности эталонного блока подключен к выходу дешифратора, группа входов которого соединена с группой выходов регистра сдви.га, первый выход которого подключенк первому входу сумматора, второйвход которого соединен со вторйм выходом регистра сдвига, информационный вход которого подключен к выходу сумматора, введены распределительпотенциалов, Формирователь пакетаимпульсов и мультиплексор, причемпервый выход блока управления подключен ко входу Формирователя пакета 50импульсов, выход которого подключенко входу распределителя потенциалови сдвиговому входу регистра сдвига,выход распределителя потенциалов подключен к пятому входу блока управления, группа выходов распределителяпотенциалов подключена к группе управляющих входов мультиплексора,18 4группа информационных входов которого соединена со второй группой выходов эталонного блока, выход мультиплексора соединен со входом сумматора.Блок у пра вле ния содержи т дешифр атор, элемент И, элемент задержки,триггер и генератор импульсов, входыдешифратора являются соответственнотретьим и четвертым входами блокауправления, выход дешифратора подключен к установочному входу триггера,пер вый вход три ггер а я вляет ся вторымвходом блока, первый вход которогоявляется вторым входом триггера, третий вход которого подключен ко входуэлемента задержки и является пятымвходом блока, выход которого подклю"чен к четвертому входу триггера, выход которого подключен к первому вхо"ду элемента И, второй вход которогосоединен с выходом генератора тактовых импульсов, выход элемента И является первым выходом блока управления,На Фиг. 1 представлена блок-схемаустройства 1 на Фиг, 2 - то же, блокуправления", на Фиг. 3 - блок Формирования пакета импульсов.Устройство содержит генератор 1тестов, блок 2 управления, эталонный блок 3, контролируемый блок 4,блоки 5 сравнения, блок 6 регистрации сбоев, индикатор 7 ошибок, Формирователь 8 пакета импульсов, распределитель 9 потенциалов, мульти"плексор 10, сумматор 11, регистр 12сдвига индикатор 13 исправности эталонного блока, дешифратор 14,устано"вочный вход 15, пусковой вход 16,Блок управления содержит дешифратор 17, элемент 18 И, генератор 19тактовых импульсов, элемент 20 задера.ки и триггер 21.Блок Формирования содержит генератор 22 импульсов сдвига, элемент 23 И,двоичный счетчик 24, Втриггер 25.Устройство работает следующимобразом,При поступлении команды "Пуск" на вход 16 импульс тактовой частоты поступает на генератор 1 тестов и на вход формирователя 8 пакета импульсов, Формирователь 8 вырабатывает пакет импульсов, соответствующий числу Й выходных каналов контролируемого блока. Пакет импульсов поступает на распределитель 9 потечциалов,8 6шее прохождение импульсов тактовогогенератора 19 через элемент И 18Элемент 20 задержки определяет частоту переключения генератора тестов 1.Триггер 25 устанавливается в единичное состояние в момент приходапервого тактового импульса, При этомимпульсы сдвига с генератора 22 через элемент И 23, поступают на входдвоичного .счетчика 21 и на выходФормирователя 8. Импульс переполне"ния счетчика 2 М с разряда, выбранно"го в соответствии с Формулой ЙВ 2",где и - число разрядов счетчика,переключает триггер 25 в нулевоесостояние. 8 ыдача пакета импульсовФормирователем 8, прекращается допоступления следующего тактового импульса,Предлагаемое устройство обеспечивает контроль одновременно двух цифровых блоков, выдавая информацию Оправильности Функционирования первогоиз блоков в виде сигнатуры, а другогопо ответным реакциям на входные тесты сравниваеюм с первым блоком.Пос-,ледовательный опрос каждого выходногоканала блока 3 при помощи мультиплексора 10 исключает возможность вздимной компенсации ошибок, возникшихна нескольких каналах одновременно.8 то же время сигнатура, полученнаяпосле окончания тестирования, харак"теризует состояние всего блока, ане только И-го канала. Такое решениепозволяет отказаться от устройствхранения сигнатур, характеризующихФункционирование каждого канала. Формула изобретения 5 90201Си гнали с выходо в распределит еля 9последовательно с 1 по М-ый разряд подаются на у пра вляющи е входы мул ьтиплексора 10, который представляетсобой й двухвходовых схем И с последую щим объединением по ИЛИ, Ответнаяреакция контролируемого блока на первую тестовую комбинацию последовательно с 1 по Й-ый выходные каналывводится через сумматор 11 в ре огистр 12. Одновременно на вход "Сдвиг"регистра 12 поступает пакет импульсов с выхода Формирователя 8, Информация, поступившая на вход сумматора 11, записывается и сжимается в 15регистре 12 при помощи цепей обрат"ной связи через сумматор 11. Сигналс последовательного И"го разрядараспределителя 9 потенциалов поступает на блок управления 2, который 2 овырабатывает второй импульс тактовойчастоты. Этот цикл повторяется домомента появления на выходах генератора 1 определенной комбинации сигналов, соответствующих последнему 25,тесту. В регистре 12 остается записанным, двоичное число (сигнатура),определяющее правильность Функционирования блока 3. При соответствиисигнатуры эталонному значению сраба" зотывает дешифратор 14 и индикатор 13исправности блока 3,Генератор 1 вырабатывает тестовыепоследовательности, поступающие наидентичные входы блоков 3 и 1, Ответные реакции блоков 3 и 4 сравниваются между собой блоками 5 сравнения, и в случае рассогласования в каналах, сбои регистрирует блок 6. Присовпадении выходных реакций блоков 3и 1 срабатывает индикатор 7.При поступлении сигнала установкиначального состояния на вход 15, триггер 21 устанавливается в нулевое;состояние, запрещая прохождение импульсов тактового генератора 19 через элемент И 18. С поступлениемсигнала "Пуск" по шине 16, триггер 21переключается и разрешает прохождение первого тактового импульса навход Формирователя пакета импульсов 8.дешифратор 17 вырабатывает единичный сигнал при появлении на его входах комбинации двоичных сигналов,соответствующих последнему тесту.55Сигнал с дешифратора 17 поступает наВ - вход триггера 21 и устанавливает его- выход в нулевое состояние, останавливая тем саум дальней 1, Устройство для контроля логических блоков, содержащее блок управ" ления, генератор тестов, блоки сравнения, блок регистрации сбоев, инди" катор ошибок, сумматор, регистр сдвигга дешифратор, индикатор исправности эталонного блока, индикатор ошибок и эталонный блок, причем первый вход блока управления является входом "Пуск" устройства, второй вход блока управления, первый вход генератора тестов, первый вход блока регистра" ции сбоев и первый вход регистра сдвига является установочным входом устройства, первый выход блока управ" ленив подключен ко второму входу генератора тестов, первый выход которого7 9020 подключен к первым входам эталонного блока, контролируемого блока и к третьему входу блока управления, четвертый вход которого соединен со вторым входом контролируемого блока,5 вторым входом генератора тестов и вторым входом эталонного блока, первая группа выходов которого подключена к первой группе входов каждого блошка сравнения, вторая группа входов 1 о каждого из которых соединена с группой выходов контролируемого блока группа выходов каждого блока сравнения подключена к группе входов блока регистрации сбоев, выход которого ь соединен со входом индикатора ошибок, вход индикатора исправности эталонного блока подключен к выходу дешифратора, группа входов которого соединена с группой выходов регистра 20 сдвига, первый выход которого подключен к первому входу сумматора, второй вход которого соединен со вторым выходом регистра сдвига, инФормационный вход которого подклю ,чен к выходу сумматора, о т л и ч а ю щ е е с я тем, что, с целью повышения достоверности контроля, в устройство введены распределитель потенциалов, формирователь пакета им- зО пульсов и мультиплексор, причем первый выход блока управления подключен ко входу Формирователя пакета импульсов, выход которого подключен ко входу распределителя потенциалов и сдвиговому входу регистра сдвига, выход распределителя потенциалов подключен к пятому входу блока управле 18 8ния, группа выходов распределителя потенциалов подключена к группе управляющих входов мультиплексора, группа информационных входов которого соединена со второй группой выходов эталонного блока, выход мультиплексора соединен со входом сумматора.2. Устройство по п.1, о т л ич а ю щ е е с я тем, что блок управления содержит дешифратор, элемент И, элемент задержки, триггер и генератор импульсов, входы дешифратора являются соответственно третьим и четвертым входами блока управления, выход дешифратора подключен к установочному входу триггера, первый вход триггера является вторым входом блока, первый вход которого является вторым входом триггера, третий вход которого подключен ко входу элемента задержки и является пятым входом блока, выход которого подключен к четвертому входу триггера, выход которого подключен к первому входу элемента И, второй вход которого соединен с выходом генератора тактовых импульсов, выход элемента И является первым выходом блока управления.Источники информации,принятые во внимание при экспертизе 1.3 лектроника. И., "Мир", М 5,1977. 2. Авторское свидетельство СССР 4 Г 706849, кл. С 06 Г 15/46, 1978 (прототип),902018ИИПИ Заказ 12385/59 Тираж 731 Подписн Филиал ППП ффПатент", г, Ужгород, ул.Проектнал,ч