Устройство для вычисления азимутальной корреляционной функции

СОЮЗ СОВЕТСКИСОЦИАЛИСТИЧЕСКИХРЕСПУБЛИН 9931 А 091 С 06 У ИСАНИЕ ИЭОБРЕТ 12 ретения - упрощение устройства длявычисления корреляционной функции(КФ)путем сокращения количества умножителей, реализующих параллельновыполняемые операции умножения привычислении оценки Кф опорного и принятого азимутальных сигналов РСА.Устройство содержит сумматоры, корреляторы, элементы НЕ, умножители,блок регистров сдвига, блок памяти,синхронизатор, многовходовый сумматор, элементы задержки, регистры памяти. Находящиеся в блоке регистровсдвига отсчеты принятого азимутального сигнала через элементы задержкидальности подаются на корреляторы,в которых вычисляются поправки к ранее вычисленным значениям КФ. Затемпоправки складываются с соответствующими значениями КФ и, перемножившись в умножителях с весовыми коэф- афициентами, хранящимися в регистрахпамяти, поступают на сумматор МС,формирующий текущую оценку КФ.1 з,п, ф-лы, 3 ил.(57) Изобретениелительной техникпользовано при пторов с синтезирантенны(РСА) и цинформации в реални на борту носи ВЫЧИСЛЕНИЯ А ОННОЙ ФУНКЦИИ относи може ыть строениваннойфровойьном маеля РСА локаойкой и ради аперту обрабо сштабеЦель еме обножител вычислитноснтся и может б Изобретениетельной техникезовано при постров с синтезиротенны (РСА) и цформации в реални на борту носких ограниченияние о выполняемьри вычислен ть испольолокатотурой анаботкой инбе времеии ра реляционной фу нятого сигналов. На фиг. 1 и 2 турная схема уст структурная схем Устройство сод сумматоры 1-10,элементы НЕ 16-1ваннои ап ифровой о ьном масш ителя РСА х на энер представлена сойства; на фигкоррелятора.ержит (фиг, 1орреляторы 11 умножители 2 3 ри жест- потребле Целйств ГОСУДАРСТВЕННЫЙ КОМИТЕТПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМПРИ ГКНТ СССР Н А ВТОРСНОМУ СВИДЕТЕЛЬСТВ(56) Авторское свидетельство СССРФ 1282158, кл. С 06 Р 15/336, 1985.Элаши П Бикнелл Т. и др, Радиолокационные станции с синтезированием апертуры для космической съемкиповерхности планеты: области применения, методы, конструкторские разработки, ТИИЭР, 1982, В 10, с. 61,рис, 18,обретения - упрощение уст" тем сокращения количества . еализ ующих параллель- операцииумножения оценки взаимной кор"нкции опорного и при(7) 3блок 24 регистров сдвига, блок 25памяти, синхронизатор 26, многовходовой сумматор 27, элементы 28-4задержки, регистры 42-45 памяти.Коррелятор (фиг.,3) содержит группу умножителей 46-52, регистр 53,памяти, группу элементов И 54-60,элемент И 61, многовкодовой сумматор 62,Оценка взаимной корреляционнойфункции принимаемого и опорного сигналов РСА на 1-и этапе обработки вычисляется какмс- (е 1 ее (1)УхеВй.в(е 2где х- ш-й отсчет принимаемогосигнала на 1-м этапе обработки,ч 1а 21 - Вг 13 Кч - скорость движения носителяРСА;" рабочая длина волны РСА;К - наклонная дальность;д 1 - период следования импульсов РСА,М МПри -- ш - для опорного сигна 2 2ла становится справедливым разложев 1 2(м+( к 111 2(м+11е Сне (к= в котором 2 1 2(м+М- е , при ЗК Ск У 2 1 1 м+) - е Ипри0 при Опорный сигнал аппроксимнруется первыми семью слагаемыми разложения (2) .При этом выражение (1) представляется в виде-1 -11Се)сею а(в+и 12 к" .хе9 си 1 3." п,ум 1 м кР.К 1 2. Х,.ЕВв,.Ж ма О 1 цзЮпричем1 О. Совокупность предложенных аналитических выражений (3) и (7) позволяетсущественно сократить количество па 5 раллельно выполняемых операций умножения при оценке взаимокорреляции ипутем этого уменьшить энергопотребление азимутального коррелятора,Исходное состояние устройства пе 10 ред началом 1-го этапа обработкиследующее: все сумматоры и многовходовые сумматоры установлены в ноль,в регистрах блока 24 региетров сдвига с первого по седьмой (им соответ 15 ствуют выходы с первого по седьмой)езаписаны отсчеты от хдо хмЯв регистрах с восьмого по (М+1)-йеотсчеты от х м до х, в регистрах1 120 с (М+2)-й по (М+8)-й (им соответствуют выходы с восьмого по четырнадцатый) записаны отсчеты от х дох , в блоке 25 памяти в ячейках спервой по седьмую (ячейкам 1,3,5,7соответствуют выходы 1,2,3,4) записаны значения от уе, до уеаячейка 8 (ей соответствует информационный вход) пуста и предназначена30 для записи вычисляемого значенияу е, Регистры памяти корреляторов содержат соответствующие выражениявида; ехр 1 а(- -и) , п=1-6.М 235 Цикл работы устройства включаетпять тактов,В нервом такте с выхода синхронизатора 26 на вход блока 24 поступает сигнал разрешения считывания.40 Содержащиеся в регистрах с первогопо седьмой и с (М+2)-го по (М+8)-йотсчеты через элементы задержки подаются либо непосредственно, либочерез сумматоры 1-5 и 9 на входы45 корреляторов, где перемножаются вумножителях с содержимым входящих всостав корреляторов регистров памя- ти и поступают на первые входы элементов И 54-60,Во втором такте с выхода синхронизатора 26 на входы корреляторов11"15 поступает сигнал разрешениясуммирования в многовходовых сумматорах. Этот сигнал обеспечивает про 55 хождение через элементы И на входысумматоров результатов умножений,В третьем такте с выхода синхронизатора 26 на входы корреляторов 11,15 поступает сигнал разрешения счи 15099тывания из корреляторов. Он обеспечивает прохождение через элементы Ирезультатов выполненных в корреляторах вычислений на выходы этих кор-:реляторов. Кроме того, сигнал с это 5.го выхода синхронизатора 26 одновременно поступает на вход блока 25 памяти, разрешая считывание из последнего. В результате этого одновремен 1 но поступают на вход сумматора 6 величина у , на вход сумматора 7. - величина у , на вход сумматора 8 - величина у , на вход сумматора 1 О -величина у , Вычисленная в сумматое-ре 6 величина перемножается в умножителе 20 с коэффициентом С и результат умножения подается на вход многорходового сумматора 27, Вычисленнаяр сумматоре 7 величина перемножается 20в умножителе 21 с коэффициентом Си результат умножения подается навход многовходового сумматора 27,Вычисленная в сумматоре 8 величинаперемножается в умножителе 22 с коэфФициентом С з и результат умноженияподается на вход многовходового сумматора 27. Вычисленная в сумматоре10 величина перемножается в умножителе 23 с коэффициентом С, результат умножения подается на вход многовходового сумматора 27.В четвертом такте с выхода синхронизатора 26 на вход блока 25 памяти поступает сигнал разрезиписи, Этот же сигнал одновременнопоступает на вход многовходового сумматора 27, разрешая выполнение сум.жрования, В результате суммированиявычисляется искомая величина оценки взаимной корреляции у , поступающая на выход устройства, Одновременно величина у поступает на информационный вход блока 25 памяти изаписывается в восьмую ячейку этого 45блока,В пятом такте устройство приводится в исходное состояние перед началом (1+1)-го этапа обработки. Сигнал с выхода синхронизатора 26 поступает на разрешение переписи блока25, вызывая сдвиг содержимого и освобождение его восьмой ячейки. Одновременно этот же сигнал поступаетна сдвиговый вход блока 24, вызываясдвиг содержимого и освобождение его(М+8)-й ячейки, в которую в концеданного такта записывается отсчетх, поступающий на вход блока 24,Ин 1 31 6Кроме того, сигнал с этого выхода синхронизатора.26 обнуляет суммато- ры 1-10 и многовходовой сумматор 27, а также входящие в состав коррелятора многовходовые сумматоры. На этом подготовка устройства к (1+1)-му этапу. обработки завершается,Формула изобретения1. Устройство для вычисления азимутальной корреляционной функции, содержащее блок регистров сдвига, многовходовой сумматор, четыре умно- жителя, четырнадцать элементов задержки, причем информационный вход блока регистров сдвига является информационным входом устройства, с первого по четырнадцатый выходы блока регистров сдвига соединены с входами соответствующих элементов задержки, о т л и ч а ю щ е е с я тем, что, с целью упрощения, оно содержит десять сумматоров, пять корреляторов, блок памяти, четыре элемента НЕ, четыре регистра памяти, синхронизатор, причем с первого по седьмой информационные входы первого коррелятора соединены с выходами одноименных элементов задержки, тактовый вход, вход разрешения считывания и вход обнуления каждого коррелятора соединены соответственно с первым, вторым и третьим выходами синхронизатора, выходы с первого по четвертый корреляторов через соответствующие элементы НЕ соединены с первыми информационными входами соответствующих сумматоров, вторые информационные входы и выходы с первого по четвертый сумматоров соединены соответственно с одноименными выходами блока памяти и первым информационным входом соответствующего умножителя, вход обнуления каждого сумматора соединен с третьим выходом синхронизатора, вторые информационные входы и выходы с первого по четвертый умножителей соединены соответственно с выходами соответствующих регистров памяти и соответствующими входами многовходового сумматора, пятый вход многовходового сумматора соединен с выходом пятого коррелятора, вход разрешения работы - с входом разрешения: записи блока памяти и четвертым выходом синхронизатора, второй выход синхронизатора - с входом разреше 1509931ния считывания блока памяти, третийвыход - с выходом обнуления многовходового сумматора, выход которогосоединен с информационным входомблока памяти и является выходом устройства, пятый выход синхронизаторасоединен с входом разрешения считывания блока регистров сдвига, третий и четвертый выходы которого соединены с первыми информационными входами пятого и шестого сумматоровсоответственно, пятый выход блокарегистров сдвига соединен с первымиинформационными входами второго коррелятора и седьмого сумматора, шестой выход. " с вторым информационнымвходом второго коррелятора и с первым информационным входом восьмогосумматора, седьмой выход - с третьиминформационным входом второго коррелятора и с первыми информационнымиВходами девятого и десятого сумматоров, восьмой выход - с вторым информационным входом шестого сумматора, с первыми информационными Входамитретьего, четвертого и пятого корреляторов, девятый выход - с вторымиинформационными входами пятого и девятого сумматоров и четвертого и пятого корреляторов, десятый выход -с вторым информационным входом вось"мого сумматора и с третьими информационными входами четвертого и пятого корреляторов, одиннадцатый выход - с вторым информационным входомседьмого сумматора и с четвертымиинформационными входами четвертого ипятого корреляторов, двенадцатый Выход - с пятыми информационными входами четвертого и пятого корреляторов, тринадцатый выход - с вторыминформационным входом десятого сумматора и с шестым информационным входом пятого коррелятора, седьмой информационный вход которого соединен 5с четырнадцатым выходом блока регистров сдвига, сдвиговый вход которого соединен с третьим выходом синхронизатора и с входами. обнуления с пятого по десятый сумматоров, выходы последних соединены соответственно с четвертым и пятым информационными входами второго коррелятора, с вторым, третьим и четвертым информационными входами третьего коррелятора, 15 с шестым информационным входом четвертого коррелятора. 2. Устройство и. п. 1, о т л ич а ю щ е е с я тем, что корреля тор содержит группу умножителей,группу элементов И, регистр памяти,многовходовой сумматор и элемент И,причем первые входы умножителей группы являются соответствующими информационными входами коррелятора, второй вход каждого умножителя группысоединен с соответствующим выходомрегистра памяти, выход каждого умножителя группы - с первым входом З 0 соответствующего элемента И группы,вторые входы элементов И группы соединены и являются тактовым входомкоррелятора, выход каждого элементаИ группы соединен с соответствующим 35 информационным ВхОдОм мнОГОВходОВОго сумматора, выход которого соединен с первым входом элемента И, выход которого является выходом коррелятора, вход обнуления многовходо вого сумматора и Второй вход элемента И являются соответственно входомобнуления и входом разрешения считывания коррелятора.. Ред ж 668 одписно КНТ СССР омитета по осква, Жоизводственно-издательский комбинат "Патент", г. Ужгород, ул. Гагарина,Заказ 585/48 ТиБИИПИ Государственног113035 обретениям и открытиямРаушская наб., д. 4(5