Цифровой коррелятор

Союз Советскию Социалистических рфеепубпии(23) Приоритет 1) М. Кл, 6 06 Р 15/ 346478/1 Гасударственный навнтат Ваантн Инннстрав СИР на данны нваарвтанна н атнрыте(71) Заявител Кубанский дарственный университет) ЦИФРОВОЙ КОРРЕЛЯТ ленные в ения и на-.точек нов 1Изобретение относится к специализированным средствам вычислительной техники (как правило, работающим в двоичной системе счисления) и предназначено для нахождения оценок корреляционных функций при исследовании динамических процессов. Преимущественная область использования - цифровая обработка сигналов, особенно представленных в цифровой форме и хранящихся в оперативной памяти ЭВМ, хотя не исключена и аналоговая Форма входных сигналов при обязательном использовании на входе быстродействующих аналого-цифровых преобразователей (АЦП) .Известен цифровой коррелятор 11, служащий для нахождения оценок корреляционных функций, в котором осуществляется запоминание и сдвиг определенного отрезка одной из входных функций, представленной многоразрядными двоичными отсчетами, на определенный интервал времени и умножение ее отсчетов на многоразрядные двоичные от- счеты другой входной функции, поступающие в реальном масштабе времени, в той же последовательности. ь таком корреляторе имеется несколько множительных устройств, служащих для получения произведений типа х ц,которые поступают в опреде и. ки памяти для подсуммировакопления текущих значений Рреляционной функции.5 Известен цифровой коррелятор 2 ссодержащий первый и второй АЦП,информационные входы которых являются входами коррелятора; первый коммутатор,выход которого соединен с информаци онным входом регистра сдвига, выходомподключенного к первому входу первогокоммутатора; второй коммутатор, выходы которого соединены со входами соот.ветствующих накопителей, и блок син хронизации, Первый выход блока синхронизации подключен к управляющимвходам первого АЦП и первого коммутатора, второй выход блока синхронизации соединен с управляющими входа- .20 ми регистра сдвига и второго коммутатора, а третий выход блока синхронизации подключен к управляющему входу второго АЦП.Недостаток этого коррелятора сос тоит в том, что он содержит сложныеи медленно действующие множительныеустройства. Это усложняет цифровойкоррелятор, особенно, если он многоканальный; ограничивает его быстро"действие, особенно при быстродействую. -щих АЦП или в случае получения данныхиз ЭВМ.Целью изобретения является упрощение коррелятора и повышение его быстродействия,5эта цель достигается тем, что вкоррелятор введены блок коррекции исдвиговая матрица, причем первый и второй входы сдвиговой матрицы подключены соответственно к выходу регистрасдвига и к выходу второго АЦП, а еевыход соединен с информационным входом второго коммутатора. Информационный вход блока коррекции подключенк выходу первого АЦП управляющий входк первому выходу блока синхронизации,а выход блока коррекции, соединен совторым входом первого коммутатора.Другое отличие коррелятора состоитв том, что блок коррекции содержитрегистр, логический блок исумматор,первый вход которого является информационным входом блока коррекции, авторой подключен к выходу регистра,первым входом соединенного с выходомсумматора. Вход логического блока соединен с выходом регистра, а первый выход подключен ко второму входу регистра. Второй выход логического блокаявляется выходом блока коррекции, управляющий вход которого соединен с 30управляющими входами сумматора, регистра и логического блока.Особенностью описываемого коррелятора является применение сдвиговой матрицы (матрицы вентилей с управляемым 35сдвигом на и, разрядов вправо 1 =0,1,2)включаемой аналогично и взамен умножителю, и блока коррекции цифровых отсчетов, включаемого между выходом пер-.вого АЦП и входом первого коммутатора. 40 Замена блока умножения сдвиговой матрицей позволяет упростить коррелятор и повысить его быстродействие, ибо засылка со сДвигом выполняется значительно проще и быстрее, чем перемножение двух чисел. Такая замена возможна в результате преобразования (коррекции) цифровых отсчетов одной иэ входных функций к виду, облегчающему аппаратурную реализацию умножения и сводящему его к простому сдвигу, а именно к виду, когда преобразованные цифровые отсчеты являются унитарными кодами, т.е. представлены не более чем55 одной ф 1 ф и остальным количеством ф 0 (например 0,10000/ 0,00100 и т.д,) . Различные положения 111 в этих отсчетах могут быть закодированы более компактно, т.е. короче, чем сами цифровые отсчеты. Это потребует 60 более простой схемы сдвига (т.е. на меньшее число разрядов).Включение в состав цифрового коррелятора блока коррекции цифровых отсчетов одной иэ входных функций между 65КВ(КТ) = -У (пТ+ КТ) (0,1" 51 п Х 1(пТ), ) а=О Х(пТ) вычисляется по рекурентной Формуле: Х, (пТ)=Х(пТ-Т)-(0,1)+ Ьщп Х (пТ-Т)+Х (пТ),(х х(О)=х(о)(Ь"2) - число разрядов, используемых для определенияТ - шаг квантования по времени входных Функций;М - база вычисления корреляции;0,1 - двоичное изображение дроби 1/2;В(кТ - выходная функция корреляции (цифровые отсчеты),Физическая сущность этого алгорит ма состоит в следующем:- отсчеты одной иэ Функций, начи- ная с первого, округляются.до ближайшего значения т(0,1)", где =0,1,2,д или нуля.- .разность между Фактическим цифровым отсчетом и округленным не теряется, а алгебраически подсуьмируется к следующему отсчету той же Функ ции; источником цифровых отсчетов и первым коммутатором вкупе со сдвиговой матрицей наразрядов вправо. информационный вход которой связан с источником цифровых отсчетов второй входной функции, например, с выходом АЦП, управляющий вход - с выходом регистра сдвига, а выход через второй коммутатор - с соответствующими накопителями, позволяет исключить громоздкий умно- житель с его малым быстродействием и сократить объем оборудования коррелятора с одновременным повышением быстродействия ввиду отсутствия времяем кой операции умножения в ее классическом виде.Математическая сущность замены операции умножения операцией сдвига видна из алгоритма работы предложенного коррелятора.Для случая, когда цифровые отсчеты входных функций представлены двоичными числами с фиксированной перед первым старшим разрядом запятой, алгоритм выглядит так:- вновь полученный таким образомотсчет подвергается той же самой процедуре.На фиг. 1 показана структурная схема цифрового коррелятора; на фиг.2 -схемы сдвиговой матрицы; на фиг. 3 -схема блока коррекции.Сигналы х(1) и у подаются на входы аналого-цифровых преобразователей(АЦП) 1 и 2. Выход АЦП 1 через блоккоррекции 3 и первый коммутатор 4 соединен со входом регистра сдвига 5, выход которого соединен со вторым информационным входом первого коммутатора и управляющим входом сдвиговойматрицы 6, второй (информационный) вход 15которой соединен с выходом АЦП 2, Выход сдвиговой матрицы 6 через второйкоммутатор 7 подключен к соответствующим входам группы накопителей 8, выходы которых являются выходами коррелятора. Выходы блока синхронизации 9соединены: первый - с, управляющимивходами АЦП 1, блока коррекции 3 ипервого коммутатора 4, второй - с управляющим входом АЦП 2, а третий - с 25управляющими входами регистра сдвига5, сдвиговой матрицы 6 и второго коммутатора 7,Сдвиговая матрица 6 с управляемымсдвигом вправо содержимого, поступающего на ее информационный вход содержит тп и вентилей занесения 10 (схемасовпадения). Информационный вход вентиля 10, например 6 ц) "го, связан с (-й(1(гп) разрядной шиной, а управляющий (разрешающий) вход с шиной )(1 1 сп),возбуждаемой при занесении входногокода для подсуммирования частной суммы со сдвигом наразрядов вправо.Выходы всех вентилей, для которых(1 к атп+Ь).Блок коррекции 3 (см.фиг,3) состоит из регистра 11 скорректированногоотсчета, логического блока 12 и сумматора 13. Иногда он может включатьшифратор 14Вход блока коррекции 3связан с первым входом сумматора 13,второй вход которого соединен с выходом регистра 11. Информационный входрегистра 11 связан а выходом сумматора 13, вход коррекции содержимого регистра 11 связан с первым выходом логического блока 12, выход регистра 11связан со вторым входом сумматора 13и входом блока 12. Второй выход логического блока (через шифратор 14) соединен с выходом, блока коррекции 3.Назначение блока коррекции 3 состоит в выполнении следующего алгоритма.Поступивший отсчет складывается насумматоре 13 с остатком предыдущегоотсчета и числовой код суммы анализируется логическим блоком 12, для чего 65 1 в нем отыскивают первую единицу припросмотре числа слева направо (от старшего к младшему) .Когда единица найдена в ( -ом разряде, то при наличии единицы и в следующем ( ( +1)-ом разряде логическийблок 12 выдает число, состоящее из нулей иединицы в ( 1 -1)-ом разряде(О-й разряд - знак - с весом 2 ф, длячисел с запятой, фиксированной передпервым старшим разрядом). При этомвсе разряды от 1 до ( ( -1)-го включительно, т.е. стоящие левее разрядас первой 1, перебрасываются в ф 1,то же самое делается и со знаковымразрядом, Полученное число являетсяостатком в -дополнительном коде (в данном случае он отрицательный).Когда единица найдена в ( -ом разряде, то при наличии нуля в ( 1 +1)-омразряде логический блок 12 вьщает число, состоящее из нулей и единицы в-ом разряде. При этом-й разрядсбрасывается в 0 ф. Полученное число является остатком (В данном случаеположительным) отсчета.Если все разряды числа равны ф 0,то корректировка его не производится,выходное число О,Остаток отсчета передается в сумматор 13, где подсуммируется алгебра"ически со следующим отсчетом, пришедшим на вход схемы анализа и коррекции.Выходное число, содержащее толькоодну единицу (остальные О), может бытьзашифровано шифратором 14 в код меньшей длины, чем исходные числаЦифровой коррелятор работает следующим образом. Вычисление оценок корреляционных функций происходит за Мциклов длительностью Т=г Т каждый,где 1= тп/ - целое число, равное отношению числа накопителей 8 к числукаскадов в сдвигающем регистре 5.Циклы состоят из г тактов длительностью Г каждый, а каждый такт состоит иэ ( подтактов равной длительности Сп =/ . Оцифровка отсчетов сигнала х Щ производится АЦП 1 тольков первом подтакте первого такта каждого цикла, а отсчетов сигнала рАЦП 2 - в первом.подтакте каждоготакта каждого цикла, т.е, чаще.Оцифрованные АЦП 1 (или полученныеиз ЦВМ) отсчеты поступают на блок коррекции 3, который анализирует каждыйпоочередно, находит ближайшее значение из набора чисел - (/)% и 0 иокругляют до него каждый отсчет, вычисляет разность между точным и округленным, значением и, запомнив ее доприхода следующего отсчета, подсуммирует к нему. Одновременно округленное,значение через коммутатор 4 записывается и сдвигается в регистре 5 только в первом подтакте первого тактакаждого цикла. В любом другом подтак- с АЦП) или значительно сократить врете любого такта и цикла замыкается мя обработки (для корреляторов, соцепь рециркуляции с выхода регистрачлененных с ЦВМ и (или) получающих отсдвига 5 на его вход через первый ком- них цифРовые отсчеты),мУтатора 4, и регистр сдвига 5 работа В первом случае зто позволит соет как кольцевой. Таким образом, в здать более простые по. конструкции икаждом-ом подтакте (= 1,2, ( ) дешевые по себестоимости коРРелятоРы,-го такта (= 1,2 1. ) ( -го цик- обладающие шиРоким частотным диапала ( 1 - 1 2 у ) С выхода Регистра ЗОнОм вхОдных сигналОв при испОльзОсдвига 5 на управляющий вход матрицы 0 вании одной и той же элементной базывентилей занесения подается отсчет , (например, интегральных микросхем),)ьяп Х(Т )что и прототипы.где и т: о г = С ь - Е )Г. Во втором случае оснащение ЦВМ, выНа другой, информационный входполняющих большой объем работ по корсдвиговой матрицы б в течение всего реляционному анализу, по цифровойтакта ) подается один и тот же от- Фильтрации реальных физических сигна 15счет у (пткт), где (ПТТ)- ,) 1 лов, преобразованных в цифровую формуи записанных в памяти ЦВМ (например,ду матр цы б в каждом 1 ом под- сейсмических, гидроакустических, электакте-го такта че ез вто ой коммо акта через второй комму- трических), позволяет сократить мататор 7 подключен 1.-1)1 -й. накопи шинное время этих машин ввиду болеетель 8, в котором после )Чотором после )Ч Циклов Ус- ускоренного выполнения этих операцийреднения получается оценка корреляци- на цифровом корреляторе.онной функции В кТ), где кТ 3 -(.)г+) -1 Гпоскольку временной сдвиг между отсче- Ц ф РР со етами, поступающими на разные входы маЦифровой корреляторр р, содержащийтрицы б в ( -ом подтакте 1 -го так- -цифроэые препервый и второй аналого- и ота, будет равен , в (.)т+,1-1 Т,образователи, информационные входы коВ зависимости от типа АЦП функцииторых являются входами ко ед оррелятора,первый коммутатор, выход кото огоблока коррекции может выполнять этотР, .од которого соединен с информационным входом региже АЦП, отличающийся от обычного вы стра сдвиходной характеристикой, Определяемойстра сдвига, выход которого по клд рого подключенк первому входу первого комм таталгоритмом получения числа а при по) П второи коммутатор, выходы кото огоступлении на вход величины х, соединены со входами соответств ю иху р, ходы которогоС целью сокращения емкости регистра накопителей, и блок синхрониза иисдвига 5 полученные на выходе схемы 85 первый выход которого подключен канализа и коррекции числа (одна еди- равляющим входам первого аналого- ир дключен к упница при остальных нулях) могут бытьр аналого-цизашифрованы более коротким кодом. Вфрового преобразователя и пе вогмутатора, второй выход блока синх оэтом случае на выходе регистра сдвига низации соединен с управляющими вход ока синхродолжен быть дешифратор, который можно 4,1 дами регистра сдвига и вто ого косчитать составной частью сдвиговой татора, а третий выход блока синх оматрицы б. шифратор и дешифратор мо- низации подключен к управляю е вд ока синхрогут уменьшить в два раза и более ем- ду второго аналого-циФрового и еобкость (в дв.битах) регистра сдвига 5. разователя, отличающийсц фр ого преобОсобенно значительные технические тем, что, с целью повышения быст ою ю щ и й с язатруднения при создании цифровых кордействия цифрового коррелятора и пония быстрореляторов вызывает реализация опера- вышения его точности, в него вве еныции умножения. используемые для этогонего введеныблок коррекции и сдвиговая матрица,блоки умножения громоздки и неоперативны. Последнее обстоятельство осопричем первый и второй входы с виговой матрицы подключены соответственр ходы сдвигобенно существенно, если учесть, что 50к выходу регистра сдвига и к выхоответственнополовина арифметических операций вы- второго аналОго-цифрового и еоб азод и к выходуполняемых в цифровом коррелятореоперации умножениявателя, а ее выход сое инемационным входом второго комм т тИспользование вместо множительногоустройства менее емкой по объему обоинформационный вход блока ко екрого коммутатора0подключен к выходу первого аналогорудования и имеющей вследствие этого цифрового преобразователя п авлямалое время выполнения операции сдви-.говой матрицы с управляемым сдвигомщий вход - к первому выхохронизации, а выход блока ко ек ина заданное число разрядов вправо под а коррекциизволяет значительно сократить количе- бомутатора.соединен со вторым вхо омрым входом первого комство элементов, потребное для созда. Корреляторелятор по п,1, о т л нныя коррелятора, и существенно уско- ч а ю щ и й си с я тем, что блок коррекоче е ьрыть выполя чие операции, что, в свою ции содержит регрж т регистр, логический блока ор, первый вход которого явередь, позволяет обрабатывать высоко и сумматор перв йскоростные сигналы (в случае работы 5 ляется информ цио6 мационным входом. блока610117 коррекции, а второй подключен к выходу регистра, первый вход которого соединен с выходом сумматора, вход логи- . ческого блока соединен с выходом регистра, а первый выход подключен ко второму входу регистра, второй выход логического блока является выходом блока коррекции, управлякнций вход которого соединен с управляюцими входаМи суыюатора регистра и логическогоО блока.П р и м е ч а н и е: формула изобретения расширена введением второго,пункта вследствие того, что блок коррекции не является стандартным функциональным блоком. Второй пункт формулы раскрывает конструкции укаэанного блока коррекции,Источники информации, принятые вовнимание при экспертиэе:1, Патент США Р 3366782, Ик,235-181,1963. 2. Авторское свндетельствО СССРВ 424153, Мк. 6 06 Р 15/34, 1974. филиал ППН ПатентффУг. Ужгород, Ул. Проектная, 4