Линейный узел системы телемеханики

(50 4 РЕТЕНИЯ ЕЛЬСТ о-техика М.Л.егМ.8. ГОСУДАРСТВЕННЫЙ КОМИТЕТПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯПРИ ГКНТ СССР ОПИСАНИ ТОРСНОМУ СВИД(71) Специальное конструкторскнологическое бюро "Промавтомат(56) Пшеничников А.М ПортновТелемеханические системы на инральных микросхемах. - М,: Энер1977, с. 144, рис. 5-5.Тутевич В.Н, Телемеханика. -Энергия, 1973, с. 324, рис. 15 2(54) ЛИИЕЙНЫИ УЗЕЛ СИСТЕМЫ ТЕЛЕМЕХА 11 ИИ 1(57) Изобретение относится к телемеханике и может быть использовано в системах с временным разделением сиг налов с различными форматами информационных посылок, передаваемых в линию связи. Цель изобретения - расширение области применения за счет обеспечения воэможности приема информационных посылок различной струк туры. Линейный узел содержит блок 1 подавления помех, генератор 2, блок3 1506464 4 3 тактовой синхронизации, детектор 4 синхроимпульса, формирователи 5, 6 импульса, первый и второй приемники 7 7 информационного сигнала, каж 5 дый из которых включает коммутатор 8, счетчик 9, мультиплексор 10, регистр 11 адреса, блок 12 памяти, дешифраторы 13, 14, элементы ИЛИ 15-17, элементы И 18, 19, распределитель 20. Детектор 4 состоит из регистра 21 сдвига, эадатчика 22 синхронизирующего кода и компаратора 23Второй формирователь Ь сигнала состоит из тайИзобретение относится к телемеханике и может быть использовано в системах с временным разделением сигналов с различными форматами информационных посылок, передаваемых в линию связи.Цель изобретения - расширение области применения за счет обеспечениявозможности приема информационныхпосылрк различной структуры,На чертеже изображена функциональная схема линейного узла. 30Линейный узел содержит блок 1 подавления помех, генератор 2, блок 31тестовой синхронизации, детектор 4синхроимпульса, формирователи 5 и Ьимпульса, первый 71 и второй 7 пциемники информационного сигнала, каждый иэ которых включает коммутатор 8,счетчик 9, мультиплексор 10, регистр11 адреса, блок 12 памяти, дешифраторы 13 и 14, элементы ИЛИ 15-17, 0элементы И 18 и 19, распределитель 20.Детектор 4 состоит из регистра 21сдвига, задатчика 22 синхрониэирующего кода и компаратора 23.Второй формирователь 6 сигнала 45состоит иэ таймера 24, элемента ИЛИ25 и элемента И 26.Линейный узел работает следующимобразом.Информация иэ линии связи поступает на вход блока 1. Выходные сигналы, блока 1 вместе с сигналами от генератора 2 поступают на блок 3, в котором по моментам изменения логического уровня В принятои иэ линии связи 55последовательности производится инерционная коррекция фазы тактовых импульсов так, чтобы совместить фронттактовых сигналов с серединами интермера 24, элемента ИЛИ 25, элементаИ 26, В линейном блоке обеспечиваютсяавтоматическое расчленение поступающих из линии связи данных на унифицированные информационные кадры сидентификацией места размещения в нихсинхронизирующих посыпок и последующий ввод информации в приемник.Это позволяет принимать информациюот систем телемеханики с разнымиструктурами информационных посылок2 э.п. ф-лы, 1 ил. валов приема каждого информационного сигнала.Выходные сигналы блока 3, синхронизированные относительно тактовых импульсов от генератора 2, поступают на регистр 2 1 детектора 4. Вид и число разрядов в синхронизирующем коде, передачей которого начинается рабочий цикл передачи информации, не совпадают в различных системах телемеханики. Поэтому число разрядов регистра 21 выбирается равным наибольшему числу разрядов синхронизирующего кода в системах телемеханики, которые предполагается подключить к данной системе. Задатчиком 22 определяется конкретный вид синхронизирующего кода, на который должен реагировать линейный блок, Задатчик представляет собой коммутатор, в котором с помощью, например, режимных перемычек устанавли-, ваются сигналы "1" и "0" по каждому из разрядов синхронизирующего кода. Код от задатчика 22 постоянно сравнивается компаратором 23 с текущим значением кода, установленного в регистре 21, Код в регистре изменяется при вводе в него каждого очередного при" нятого из линии связи сигнала. Для ввода данных в регистр используются тактовые сигналы от генератора 2.На выходе компаратора 23 образуется сигнал, если в регистре 21 установлена кодовая комбинация, совпадающая с кодом, поступающим от задатчика 22 и соответствующим синхронизирующему коду, принятому в подключенной к линейному блоку системе телемеханики. В случае, когда число разрядов в синхронизирующем коде меньше (для конкретной системы телемеханики) установленного числа разрялог регистра.21, вместо незадействованных разрядонкода эадатчика 22 к входам компаратора 23 подключаются соответству 5ющие по номер ам выходы ре гистр а21. Таким образом создаются условиядля адаптации универсального детектора 4 к виду синхронизирующего кодабез ограничения числа информационных Оразрядов (в пределах заданного максимума, определяемого информационнойемкостью регистра 21 и коммутационными возможностями задатчика 22) . Сигнал от компаратора 23 детектора 4 поступает на вход 3 обоих приемников 7,и 7 (в связи с идентичностью структуры и работы каналов в дальнейшемссылки делаются только на 7,). В начальном состоянии сигнал "1" образуется на выходе "0" распределителя 20,Этот сигнал поступает на вход разрешения записи регистра 11 адреса, вкоторый при этом по сигналу от детектора 4 заносится параллельный код сос тояния счетчика 9. Таким образом, регистр 11 запоминает текущий адрескод счетчика 9, при котором зафиксирован прием синхронизирующего кода. Вначальном состоянии распределителя 20 ЗОсигналом по первому входу разрешаетсятакже прохождение на выход коммутатора 8 тактовых сигналов с его первоговхода, поступающих с входа от генератора 2. Тактовые сигналы соответствуют частоте приема сигналов от источника (не показан) иэ линии связи.Таким образом, текущие состояния счетчика 9 соответствуют номерам принимаемых информационных разрядов. Информационные разряды принимаемой последовательности данных с выхода блока 3по 4-му входу поступают на информационный вход блока 12 памяти, на адресные входы которого подаются сигналы с 45выхода счетчика 9, на вход разрешениярежима записи - сигнал с выхода "0"распределителя 20, а на тактирующийсигнал с выхода коммутатора 8,Режим синхронного ввода данных вблок 12 памяти продолжается до фиксации установленной границы информационного кадра первым дешифратором 13.Дешифратор 13, воспринимая по первымвходам сигналы от счетчика, настраивается на прием определенного числаинформационных разрядов, составляющиходин информационный кадр. Число разрядов в кадре не доЛжно превышать информационную емкость блока 12 памяти. По второму входу на дешифратор 13 подается разрешающий сигнал от цемента ИЛИ 15, так как в данном режиме на один из его входов подан сигнал "1" с выхода 0 распределителя 20. Сигнал от дешифратора 13 через первый элемент И 18, на который по второму входу подан сигнал " с выхода 0 распреде,пителя 20, поступает через выход 5, на вход 6, второго канала, обеспечивая перевод распределителя 20 второго канала в начальное состояние (аналогично сигналом с выхода 5 пос 9 тупающим через вход 6, на первый вход распределителя 20, приводится в начальное состояние первый канал при завершении приема информационного кадра во втором канале).Сигнал от дешифратора 13 через элемент ИЛИ 1 Ь поступает на второй (счетный) вход распределителя 20. Так как на третий вход распределителя 20 подан 1 разрешающий сигнал с 4-го выхода, по сигналу от элемента ИЛИ 16 распределитель 20 переключается в очередную позицию, формируя сигнал "1" на 1-м выходе, Переводом распределителя 20 в позицию "1" завершается режим ввода информации в первый канал, но одновременно начинается ввод информации во второй канал .Первый канал устанавливается в режим подготовки, а затем вывода принятой и хранимой в нем информации, В позиции "1" распределителя 20 сигнал с выхода 6, поступает на первый вход формирователя 6. Через элементы ИЛИ 25 и И 26 поступивший сигнал подается на выход "Запуск" линейного блока.Приемник информации (не показан) должен отреагировать на полученный сигнал 13 апуск" выдачей сигнала "Разрешение", который поступает на оба канала, В канале, подготовившем информацию, распределитель 20 оказывается установленным в позицию "1". Поэтому в нем образуется сигнал на выходе второго элемента И 19. Этим сигналом через элементы ИЛИ 16 распределитель 20 переводится в позицию "2", чем снимается выданный ранее сигнал "Запуск". Одновременяо разрешается считывание данных с блока 12 памяти, причем счетчик 9 оказывается установленным в начальное состояние сигналом от элемента ИЛИ 17, повторяющим сигналы элемента ИЛИ 16.Скорость ньводд информации определяется частотой си цдлов с Второго выходя ге цератод д 2, прох дниих ч ере з2-й Вход и коммутатор 8 цд гвходы5 счетчика 9 блока 12 памяти, СкоростьВыВОдя днных устяцдвливяетс 5 с уче том бьп тродействия прнемцикд ицформации,Порядок следования Выводимых информационньх разрядов идентичец установлеццому ранее в режиме Вводя, таккак В режиме выво;д используется тотже счетчик 9, предварительно установленный в начальное состояниг . Ицформация считывается из био;. 12 пдмятии через выход 1 (или 1 цля Второгоканала) поступает цд формроцдт.п 5.Формирователь 5 представляет собтйкоммутатор, пропускающий ня Выход ицформацию с Входов 1,2, 1. изипри поступлении сигнала цд один изсоответствующих информационных Входов3 4 3 или 4 управления, В рассматриваемом режиме ня Вход формирователя 5 подается управляюший сигналпо входу 3 так как рясцрелелител,20 первого канала установя ц н позицию "2". Поэтом, нд зыхол "Информация линейного блока постугдет информация, считывдемдя с блока 12 памяти,и поступающая ня формирователь повходу 1 . Лля синхроцгзацнг ввода ицформации в приемник должны использоваться сигналы генератора 2, причемначало приема определяется по снятиюсигнала Запуск"После выводя всех разрядов информационного кадра по сигалу от дешифратора 13 (его работа разрешается 40 сигналом с выхода "2" распределителя 20, прошедшим через элемснт ИЛИ 15) через элемент 1 ЛИ 16 распределитель 20 переводится в позицию "3", На позиции "3" распре 5 лгтеля 20 в приемник (не показан) вводятся данные от регистра 11, идентифицирующие размещение синхронизирующс го кода В пределах уже введенного информационного кадра. С помощью мультиплексора 10 параллельный код регистра 11, поступающий на вторые входы мультиплексора 10, преобразуется в послеовятельцый синхронно с поступлением адресных сигналов с выхода счетчика 9 на первые входы мультиплексора 10. На раз - решающий Вход мультиплексора 10 поступает сигнал с вьхога 3 распределителя 20. 1 оследодтепьцый код от му.5 ьтиглексорд 10 через 5 ход 2 поступает ця вход фс 15 мировдтеля 5, который пропускает его ця Выход "Информация , тдк кяк ца управляющий вход 5 подан сигнал с выходяПорядок В,дачи кода регистра 11 задается счетчиком 9, предварительно установленным В начальное состояние сигналом от элемента ИЛИ 17, Второй дешифратор 14 фиксирует завершение вывода кода от регистра 11, используя для этого кодовые сигналы, поступающие ня его первые входы от счетчика 9 (так, если блок 12 рассчитан ца ввод-вывод 256 бит, регистр 1 1 содержит 1 о;256 = 8 разрядов, а дешифратор 14 должен фиксировать кодоВую комбинацию, соответствующую вводу в счетчик 9 восьми тактовых сигналов). К рассматриваемом режиме работа дешифратора 14 разрешается сигналом1", поступающим нд его второй вход с 3-го выходд распределителя 20, Сигналом с выхода дешифратора 14, прошедшим через элемент ИЛИ 16, распределитель 20 переводится в позицию "4". Сигнал с 4-го выхода распределигеля 20 подается ца его третий вход, блокируя дальнейшую работу, а счетчик 9 сигналом от элемента ИЛИ 17удерживается В начальном состоянии, Ня этом цикл вводя-вывода данных в первом канале завершается, и он переводится в режим ожцания сигнала по входу 6 (с выхода 55 приемника 7,), определяющего завершение цикла ввода информационного кадра в приемник 7Отмеченная попеременная работа обоих каналов линейного блока продолжается, пока не будет зафиксировано отсутствие в данных, принимаемых из линий связи, синхрочизирующего кода в течение времени, превышающего установленный порог, Временный порог ожидания сцхроцизирующего кода задается таймером 24, входящим в состав формирователя 6, Таймер устанавливается в начальное состояние каждым с 5 гцалом компаратора 23, фиксирующим прием синхронизирующего кода. В паузах между поступлением сигналов от компяратора 23 таймер подсчитывает сигналы от генератора 2, При появлении сигнала на выходе таймера блокируется работа элемента И 26 и, следовательно, формирование пусковых сигналов - линейный блок переводится В режим ожидания гриема очередного1506464синхронизирующего кода, Перестройкой входом регистра адреса каждого прием- временного порога тайме а 24 обР еспе- ника информационного сигнала и вторым чивается адаптация линейного блока к входом второго формирователя импульалгоритму передачи информации в кон- са, третий и четвертый входы которог кретной системе телемеханики. соединены с третьими выходами распреВ линейном блоке обеспечиваетсечивается делителей соответственно первого и автоматическое расчленение пое поступаю- второго приемников информационного щих из линии связи данных на ниф - сигнала, в которых выход каждого комцированные информа ионные кф р ц ье кадры с 10 мутатора подключен к первому входу идентификацией места азме енияр щ я в них счетчика и второму входу блока памясинхронизи ю пру щих осылок и последую- ти, выходы счетчика соединены с соотщий ввод информации в приемник. Это ветствующими информационными входами позволяет осуществить и ием инфо марием нформа- мультиплексора, регистра адреса, блоции от систем телемеханики сс разнои 15 ка памяти и дешифраторов, выходы реструктурой информационных посылок, гистра ад ера адреса подключены к соответ- Ф о р м у л а и з о б р е т е н и я ствующим адРесным входам мультиплексора, выходы первого и второго дешиф 1Линейный узел системы телемеха- раторов соединены соответственно с ники, содержащий блок тактовой син первым и вторым входами первого элехронизации, генератор, первый выход мента ИЛИ, выход которого подключен которого соединен с первым входом де- к первым входам второго элемента ИЛИ тектора синхроимпульса, первый прием- и распределителя, четвертый выход ник информационного сигнала, включа- которого соединен с первыми входами ющии распределитель, первый выход ко первого элемента И третьего элемента торого соединен с входом первого де- ИЛИ, втоРыми входами коммутатора и шифратора, блок памяти, первый и вто- Регистра адреса, третьим входом блочрои элементы И, первый и второй выхо- ка памяти, пятый выход распределитеды распределителя первого приемника ля подключен к своему второмуорому входу информационного сигнала подключены к ЗО и второму входу второго элемента первому и второму входам первого фор- ИЛИ, выход третьего элемента ИЛИ сомирователя импульса соответственноФединен с входом втоРого Фророго дешифратора, о т л и ч а ю щ и й с я тем, что, с выход которого подключен к второму целью расширения области применения входу первого элемента И выход втоЭ за счет обеспечения возможности прие- З 5 рого элемента И соединен сди ен с третьим ма информационных посылок различной входом первого элемента ИЛИ, второич структуры, в него введены блок подав- выход распределителя подключен к втоления помех, второй формирователь им- рому входу третьего элемента ИЛИ, пульса, второй приемник информацион- первый выход распределителя соединен ного сигнала, выполненный аналогично 40 с входом мультиплексора, выход второ- первому, и в каждый приемник информа- го элемента ИЛИ подключен к второму ционного сигнала - коммутатор, счет- входу счетчика, третий выход распречик, мультиплексор, регистр адреса, делителя соединен с первым входом второй дешифратор и элементы ИЛИ, второго элемента И, второй вход ковход блока подавления помех является 45 торого в каждом приемнике информаципервым входом узла, выход блока по- онного сигнала является вторым входавления помех соединен с первым вхо- дом узла, выходы блока памяти мульЭ дом блока тактовой синхронизации, типлексора и первый и второй выходы второй вход которого объединен с пер- Распределителя второго приемника инщ входами детектора синхроимпульса,50 Формационного сигнала подключены к второго формирователя импульса и ком- третьему, четвертому, пятому и шесмутаторов первого и второго приемни- тому входам первого формирователя ков информационного сигнала, выход импульса соответственно, выходы блоблока тактовой синхронизации подклю- ка памяти и мультиплексора первого чен входу генератора, второму входу 5 пРиемника информационного сигнала детектора синхроимпульса и первому соединены с седьмым и восьмым входа- входу блока памяти каждого приемника ми первого формирователя импульса информационного сигнала, выход детек- соответственно, выходы первых элетора синхроимпульса соединен с первым ментов Й первого и второго приемни1506464 12 10 Составитель З.НизамутдиноваТехред, М.Моргентал Корректор Э.Лончакова Редактор В.Петраш Заказ 5440/51 Тираж 518 ПодписноеВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР113035, Москва, Ж, Раушская наб., д, 4/5 Производственно-издательский комбинат "Патент", г.ужгород, ул. Гагарина, 101 ков информационного сигнала подключены к третьим входам распределителей соответственно второго и первого приемников информационного сигнала, третьи входы коммутаторов которых соединены с вторым выходомгенератора, выходы второго и первого формирователей импульса являютсясоответственно первым и вторым выходами узла,2. Линейный узел по п.1, о т л ич а ю щ и й с я тем, что детекторсинхроимпульса содержит компаратор,эадатчик синхронизирующего кода, регистр сдвига, первый и второй входыкоторого являются соответственно первым и вторым входами детектора, выходрегистра сдвига соединен с первымвходом компаратора, второй вход которого соединен с выходом задатчика синхронизирующего кода, выход компаратора является выходом детектора.3. Линейный узел по п.1, о т л и ч а ю щ и й с я тем, что второй формирователь содержит элемент И, элемент ИЛИ и таймер, первый и второй входы которого являются соответственно первым и вторым входами формирователя, выход таймера соединен с первым входом элемента И, выход которого является выходом формирователя, второй вход элемента И соединен с выходом элемента ИЛИ, первый и второй входы которого являются соответственно третьим и четвертым входами формирователя,