Магазинное запоминающее устройство

; Ц 1 Г 1 Д 1,) ,;, Д; Е; Е;13,САНИЕ ИЗОБРЕТЕ ек тро технич есУль янова.С. Ци авченко,н льство СССР9/00, 978. А.А. ЦиФровые (Память ЦВМ). 472, рис.16.10 ОСУДАРСТВЕННЫЙ КОМИТЕТПО ИЗОБРЕТЕНИЯМ И ОЩРЫТИЯМПРИ ГКНТ СССР К АВТОРСКОМУ С(71) Ленинградский экий институт им. В.И(54) МАГАЗИНСТВО НОЕ ЗАПОМИНАЮЩЕЕ УСТРОЙЮ(57) Изобретение относится к вычислительной технике и мажет быть использовано в цифровых вычислительныхмашинах с магазинной памятью. Цельюизобретения является повышение быстродействия устройства за счет организации его работы по реальным задержкам элементов путем индикациимоментов окончания переходных процес"сов в устройстве, Для достижения этойцели в устройство введены вторая 8и третья 9 группы элементов И-ИЛИ-НЕ,одиннадцать элементов И-НЕ, три элемента И 21-23, два .инвертора 24, 25и элемент И в И-НЕ 26, который вместе с первым инвертором 24 образуюттриггер индикации 34, 2 ил.Изобретение относится к вычислительной технике и может быть использовано в цифровых вычислительныхмашинах с магазинной памятью.Целью изобретения является повышение быстродействия устройства за счеторганизации его работы по реальнымзадержкам элементов путем индикациимоментов окончания переходных процессов в устройстве.На фиг. 1 приведена схема запоминающего устройства; на фиг, 2 - схемаблока памяти,Устройство (фиг,1) содержит блок 151 памяти, имеющий адресные входы2,1-2.и, нулевой 3 и единичный 4 информационные выходы, прямой 5 и инверсный б информационные входы элементов И-ИЛИ-НЕ первой 7,1-7.и, второй 8.1-8,(и) и третьей 9,1-9.(и)групп, одиннадцать элементов И-НЕ10-20, три элемента И 21-23, два инвартора 24 и 25 и элемент И-ИЛИ-НЕ26. На фиг, 1 показаны также выходы 25управления чтением 27 и записью 28,информационный вход 29, вход 30 начальной установки, управляющий выход3 готовности и информационные выходы 32 и 33 устройства. Элемент И-ИЛИНЕ 26 и первый инвертор 24 образуютуправляющий триггер 34.На фиг. 2 показаны блокпамяти, состоящий иэ и элементов 351.,(1=1,и) памяти, и пар ключевых элементов 361, 371, элементов 38 и 39записи и нагрузочных элементов 40 и41, выполненных на МДП-транзисторах,а также шины 42 нулевого потенциалаи шина 43 питания устройства. 40Магазинное запоминающее устройство работает следующим образом,В начальном состоянии на входы управления 27 чтением и 28 записьюустройства подается низкий потенциал, 45В результате на выходах элементов11-14 имеются высокие потенциалы, ана выходе элементов 7,1-7.3, т.е,на адресных входах 2,1-23 блока 1памяти - низкие потенциалы, закрывающие транзисторы Збд и 371 Низкиепотенциалы на выходах элементов 23и 22 закрывают транзисторы 38 и 39.Таким образом, на выходах 3 и 4 бло-ка 1 устанавливаются высокие потек."циалы, а на выходе элемента 1 О - низкий потенциал. Элементы 17 и 8 образуют КЯ-триггер, и на выходе одного из них имеется низкий потенциал,а на выходе другого - высокий потенциал, в виду чего в начальном состоянии на выходе одного из элементов 15 или 16 имеется низкий потенциал, который вызывает появление низкого потенциала на выходе элемента 21, Все перечисленное приводит к тому, что на выходе элемента 26 управляющего триггера 34 в начальном состоянии имеется высокий потенциал, а на выходе его инвертора 24, т.е. на управляющем выходе 31 устройства, - низкий потенциал.Перед началом работы на вход 30начальной установки подается низкий потенциал, который вызывает появление высоких потенциалов на выходах элементов 18,5,19,9.1 и 9,2 и низких потенциалов на выходах элементов 17, 16, 20, 81 и 8;2, После этого на входе 30 восстанавливается высокий потенциал. Описанное начальное состояние соответствует пустому магазину, Для"продолжения работы необходимо произвести запись в устройство, для чего на его информационный вход 29 выставляется записываемая информация и подается на вход 28 управления записью высокий потенциал, который вызывает появление низкого потенциала на выходе элемента 13. Последнее приводит к установке высокого потенциала на выходе элемента 20, затем низкого потенциала на вывыходе элемента 9.2 и, наконец, высокого потенциала на выходе элемента 7.3, т.е. на адресном входе 2.3 блока 1 памяти, Одновременно с этим происходит переключение КБ-триггера,образованного элементами 17 и 18 после чего на выходах обоих элементов 15 и 6, а затем и на выходе элемента 21 появляются высокие потенциалы, Появление высокого потенциала на адресном входе 23 открывает соответствующие транзисторы 36,3 и 37.3, и через один иэ них низкий потерциал с одного из входов-выходов элемента 35.3 памяти поступает на1выходы 3 или 4, что, в свою очередь, вызывает установку высокого потенциала на выходе элемента 10, а потом и на выходе элементов 22 и 23, в результате чего прямое и инверсное значения записываемой информации проходят на входы 6 и 5 блока 1 памяти и, открыв один из транзисторов 38 или 39, записываются через открытые тран 1472947зисторы 36.3 и 37.3 в элемент памяти 35,3. Признаком завершения записи информации в элемент памяти является ,совпадение высоких потенциалов на выходе 3 и входе 5 блокаили на выходе 4 и входе 6 блока 1, Это совпадение совместно с. высокими потенциалами с выходов элементов .10 и 21 вызывает переключение управляющего триггера 34, при котором сначала на выходе его элемента 26 появляется низнизкий потенциал, а потом на выходе его инвертора 24, т,е. на управляющем выходе 3 устройства, - высокий 5 потенцйал, что является признаком завершения переходных процессов в этой фазе работы устройства.После этого на входе 28 управления записью снова устанавливается 20 низкий потенциал, что вызывает появление высоких потенциалов на выходе элементов 3 и 14, затем низких потенциалов на выходах элементов .3, 15, 21, 22 и 23, Появление низкого 25 потенциала на выходе элемента 7,3, т.е. на адресном входе 2.3 блока памяти, закрывает транзисторы 36.3 и 37,3 последнего, появление низких потенциалов на выходах элементов 22 30 и 24, т.е. на входах 6 и 5 блока 1 памяти, - транзисторы 38 и 39. Таким образом на обоих выходах 3 и 4 блока 1.памяти устанавливаются высокие потенциалы, что вызывает появление низкого потенциала на выходе элемента 1 О; Низкие потенциалы на выходах элементов 10 и 21 приводят к переключению управляющего триггера 34, при котором на выходе его элемента 26 появляется высокий потенциал, а на выходе его инвертора 24, т.е, науправляющсм выходе 31 устройства, низкий потенциал, что является признаком завершения переходных процессов в этой фазе работы устройства.Теперь в магазине занят один эле- мент памяти (элемент 1,3 )и возможны как следующая вторая запись, так и первое считывание, Следующая50 запись происходит аналогично рассмотренной, с той лишь разницей, что при подаче высокого потенциала на вход 28 управления записью устройства низкий потенциал появляется на55 выходе элемента 14, затем высокий потенциал - на выходе элемента 8;2, потом низкий потенциал - на выходе элемента 9.1 и, наконец, высокий потенциал - на выходе элемента 7.2, т.е. на адресном входе 2,2, что вы.зывает запись информации в элемент 35,2.Последовательность записей в устройство может продолжаться до тех пор, пока не заполнятся все ячейки памяти, признаком чего является низкий потенциал на выходе элемента 19, В рассматриваемом примере укаэанное состояние достигается после третьей записи, при этом на выходах элементов 9.1 и 9,2 - низкие потенциалы, а на выходах элементов 8,1, 8.2 и 20 высокие потенциалы.Для продолжения работы при полностью занятом магазине необходимо произвести считывание информации, для чего на входе 27 управления чтением устройства выставляется высокий потенциал, который вызывает появление низкого потенциала на выходе элемента 2, Последнее приводит к установке высокого потенциала на выходе элемента 7,1, т.е, на адресном входе 2.1 блока 1 памяти, Одновременно с этим, как и в случае записи, происходит переключение КБ-триггера, образованного элементами 17 и 18, после которого на выходах обоих элементов 5 и 16, а затем и на выходе элемента 21 появляются высокие потенциалы. Появление высокого потенциала на адресном входе 2, открывает транзисторы 36.1 и 37.1 и через один из них низкий потенциал с одного из входов-выходов элемента памяти 35,1 поступает на вход 3 или 4, что вызывает установку высокого потенциала на выходе элемента 1 О, В режимечтения высокие потенциалы с выходовэлементов О и 2 вызывают переключение управляющего триггера 34, прикотором на выходе его элемента 26появляется низкий потенциал, а на выходе его инвертора 24, т.е, на управляющем выходе 31 устройства, - высокий потенциал, что является признакомзавершения переходных процессов вэтой фазе работы устройства,После этого на входе 27 управления чтением устройства снова устанавливается низкий потенциал, что вызывает появление высоких потенциалов на выходах элементов 1 и 12,затеи низкого потенциала на выходеэлемента 7.1, в результате чего транзисторы 36,1 и 37,1 закрываются и на5 14 выходах 3 и 4 блока 1 памяти снова устанавливаются высокие потенциалы, что приводит к появлению низкого потенциала на выходе элемента,10,одновременно на выходе элемента 1 б, а затем на выходе элемента 21. Низкие потенциалы на выходах элементов 10 и 21, как и в случае записи, приводят к переключению управляющего триггера 34, при котором на выходе 2 б появляется высокий потенциал, а на выходе его инвертора 24, т,е, на управляющем выходе 31 устройства, - низкий потенциал, что является признаком завершения дереходных процессов в этой фазе работы устройства.Считывание, которое происходит непосредственно после записи, не меняет состояния элементов 19, 20 и 8., 9.1, а меняет только состояние КБ-триггера, образованного элемента ми 17 и 18, Аналогичная ситуация имеет место и при записи, которая происходит после считывания, Так, например, запись, которая происходит после рассмотренного выше считывания иэ заполненного устройства, возвращает последнее в состояние, соответствующее полностью занятому магазину, при котором дальнейшая запись в устройство невозможна, Если же после описанного выше считывания происходит следующее считывание, то после подачи на вход 27 управления чтением устройства высокого потенциала низкий потенциал появляется на выходе элемента 11, что вызывает появление выкого потенциала на выходе элемента 19, затем низкого потенциала на выходе элемента 8,1, а потом высокого потенциала на выходе элемента 7,2, т.е. на адресном входе 2,2 блока 1 памяти, и далее происходит считывание информации из элемента памяти 1.2, аналогично описанному выше,Последовательность считываний информации из устройства может продолжаться до тех пор, пока не будут прочитаны все элементы памяти, после чего, как и в случае начального состояния, для продолжения работы необходимо произвести запись в устройство. В рассматриваемом примере указанное состояние достигается после третьего считывания из полностью занятого магазина.Таким образом, при работе предложенного магазинного запоминающего 72947 6устройства сигнал на выходе 31 является признаком завершения переходныхпроцессов в каждой фазе работы устройства: появление высокого потенциала на этомвыходе - признак завершения фазы записи или чтения, а низ 1кого потенциала " признак завершения фазы хранения, Наличие такого О признака позволяет организовать работу предложенного устройстВа по реальным задержкам его элементов и транзисторов, а следовательно, повыситьего быстродействие,15формула изобретения Магазинное запоминающее устройство, содержащее и элементов памяти, 20 и пар ключевых элементов, выполненных на МДП-транзисторах, стоки которых соединены с прямым и инверснымвходами-выходами соответствующихэлементов памяти, первый и второй на грузочные элементы, первый и второйэлементы записи, выполненные на МДПтранзисторах, стоки которых соединены с шиной нулевого потенциала устройства, а истоки " с истоками соот- ЗО ветствующих МДП-транзисторов ключеВых элементов и через соответствующиенагрузочные элементы с шиной питания устройства, и элементов И-ИЛИ-НЕпервой группы, выходы которых соединены с затворами соответствующихпар МЦП-транзисторов ключевых элементов, о т л и ч а ю щ е е с я .тем,что, с целью повышения быстродействия устройства, в него введены и40 элементов И-ИЛИ-НЕ второй группы,и- элементов И-ИЛИ-НЕ третьей группы, одиннадцать элементов И-НЕ, триэлемента И, два инвертора и элементИ-ИЛИ-НЕ, выход которого соединен с 45 Выходом перВОго инВер тораВыход которого является управляющим выходомготовности устройства и соединен спервыми входами первей и второй группИ элемента И-ИЛИ-НЕ, вторые входы О которых соединены соответственно спервыми и вторыми входами другихгрупп И элемента И-ИЛИ-НЕ и выходамипервых элементов И и И-НЕ, третьивходы третьей и четвертой групп И 55элемента И-ИЛИ-НЕ соединены с истоками МДП-транзисторов соответствующихэлементов записи, с входами первогоэлемента И-НЕ и являются прямым и инверсным информационными выходами уст 1472947ройства, четвертые входы третьей и четвертой групп И элемента И-ИЛИ-НЕ соединены с затворами МЦП-транзисторов соответствующих элементов записи5 и с выходами второго и третьего элементов И, третий вход пятой группы И элемента И-ИЛИ-НЕ соединен с первыми входами второго и третьего элементов И-НЕ и является входом управления чтением устройства, первые входы четвертого и пятого элементов И-НЕ и второго и третьего элементов И являются входом управления записью устройства, вторые входы второго и тре тьего элементов И соединены с выходом первого элемента И-НЕ, а третий вход второго элемента И соединен через второй инвертор с третьим входом третьего элемента И и является информа ционным входом устройства, вторые входы второго, четвертого и третьего, пятого элементов И-НЕ соединены соответственно с первым и вторым входами первого элемента И и выходами шесто го и седьмого элементов И-НЕ, первые входы которых соединены соответственно с выходами восьмого и девятого и первыми входами девятого и восьмого -элементов И-НЕ, вторые входы которых 30 соединены соответственно с вторыми входами седьмого и шестого, третьими входами второго и третьего и выходами третьего и второго элементов И-НЕ, а третьи входы - соответственно с тре тьими входами седьмого и шестого, четвертого и пятого и выходами пятого и четвертого элементов И-НЕ, первый и второй входы первой группы И нечетных элементов И в И-НЕ первой 40 группы соединены соответственно с выходами третьего и четвертого элементов И-НЕ, а первый и второй входыи первой группы И четных элементов45 И-ИЛИ-НЕ первой группы - с выходами второго и пятого элементов И-НЕ, входы второй .и. третьей групп И -го элемента И-ИЛИ-НЕ первой группы (1=2,п) -с выходами (1-1)-х элементов И-ИЛИ-НЕвторой и третьей групп и первымивходами первых групп И (-1)-х элементов И-ИЛИ-НЕ третьей и второйгрупп, а первый вход второй группы Ипервого элемента И-ИЛИ-НЕ первойгруппы соединен с выходом десятогоэлемента И-НЕ, выходы и первые входывторых групп И 1-х элементов И-ИЛИНЕ второй группы Я=2, (и)1 соединены соответственно с первыми входамивторых групп И и выходами Д -1)-хэлементов И-ИЛИ-НЕ третьей группы, вывыход и первый вход второй группы Ипервого элемента И-ИЛИ-НЕ второйгруппы соецинен с первым входом ивыходом десятого элемента И-НЕ, выход и первый вход второй группы И(и)-го элемента И-ИЛИ-НЕ третьейгруппы соединены соответственно спервым входом и выходом одиннадцатогоэлемента И-НЕ, вторые входы вторыхгрупп .И нечетных элементов И-ИЛИ-НЕвторой и третьей групп соединены соответственно с выходами четвертогои третьего элементов И-НЕ, а вторыевходы вторых групп И четных элементов И-ИЛИ-НЕ второй и третьей группс выходами пятого,и второго элементов И-НЕ, вторые входы десятого иодиннадцатого элементов И-НЕ соединены соответственно с выходами второго и четвертого элементов И-НЕ,если п нечетное, и с выходами второгои пятого элементов И-НЕ, если и четное, третий вход десятого элементаИ-НЕ соединен с вторыми входами первых и третьими входами вторых групп,И элементов И в И-НЕ третьей группы,с четвертым входом восьмого, если ичетное, или девятого, если и нечетное, элементов И-НЕ и является входом начальной установки устройства1472947 ставитель А. Цер нхред А.Кравчук Корректор юги айцева ктор селовская 717/5 Тираж 558 Подписноевенного комитета по изобретениям и открьггиям при ГКНТ СССР 113035, Москва, Ж, Раушская наб д, 4/5 Зака ВНИИПИ осудар оиэводственно-издательский комбинат "Патент", г. Ужгород, ул. Гагарина, 101