Устройство фазирования аппаратуры передачи информации циклическим кодом

ОП ИСАНИЕИЗОБРЕТЕ Н ИЯК АВТОРСКОМУ СВИДЕТЕЛЬСТВУ Союз СоветскихСоциалистическихРеслубликприсоединением заявки3) Приоритет 2 1,02. 75 п сударственныи номитеоввта Министров СССРпо делам изаоретенийи открытий п. 2 3) Опубликовано 25.01.77 Бюллетень3) ДК 62 1.394 14 (088.8 )(45) Дата опубликован исания 13,05.77 72) Авторы изобретенияБ. Бродская и В. С. Блейхма) Заяви 54) УСТРОИСТВО ФАЗИРОВАНИЯ АППАРАТУРЪ ЕРЕДАЧИ ИНФОРМАЦИИ ЦИКЛИЧЕСКИМ КОДО 2 в том, что сдвиг осуществляется запретом более половины (для кодов Т( к ) символов очередной комбинации. Сдвиг осуществляется в сторону запаздывания, поэтому количество символов, потерянных до вхождения в синхронизм, большое и соответственно - больше вр мя вхождения в спнхронизм.Цель изобретения - уменьшение времени вхождения в синхронизм.Это достигается тем, что в устройство фазирования аппаратуры передачи информации циклическим кодом введены дополнительный счетчик, блэк памяти, дополнительные первый и второй элементы И и ИЛИ, прп этом между упомянутым выходом основного счетчика и второй группой входов элемента И включен дополнительный счетчик, а другие выходы основного счетчика подключены к лико.Наиболеезаявленно й сущност изким пэ техниче входу регистра соединенные пе га через посл вательно элемент подклюи, втоство фазированиямании циклическимвходе элемент НЕ ыи дополнительный пе входов которого та НЕТ, блок памя И, к вторэи гр чен выход элем(22) Заявлено 29.10.74 (2 Изобретение относится к технике фазирования при передаче информации, закодированной циклическим кодом, и может быть исползовано в системах связи, автоматики, телемеханики,Известно устройство фазирования для определения достоверности информации, передаваемой циклическим кодом, содержащее схе -му подсчета ошибок, формирователь импульсов сброса, триггеры запрета фазирования,устройства задержки, регистр сдвига, элемент совпадения, счетчик выделения тактовых импульсов Ц.В этом устройстве фазирование осуществляется с помощью последовательных сдвигов информационной последовательности наодин символ в сторону синхронного состоянииз-за чего время вхождения в синхронизмве му изобретению является устройаппаратуры передачи инфокодом, содержащее наТ и последовательно соеиненные регистр сдвига, дешифратор, эле -ент И, одна группа входов которого соейена с выходом основного счетчика21.Недостаток этого устройства заключаетрой дополнительный элемент И, к второй группе входов которого подключены выходы элемента И, и элемент ИЛИ, к одному из входов которого подключен выход элемента НЕТ,другой вход которого соединен с входом основного счетчика непосредственно и черездополнительный элемент ИЛИ - с выходамиэлемента И, причем выход основного счетчика соединен с входом регистра сдвига, авыход дополнительного счетчика -с входами 10сброса дешифратора, блока памяти и дополнительного счетчика, а также в него введендополнительный узел памяти, состоящий изпоследовательно соединенных элемента И,входы которого соединены с выходами гене в 15ратора, дешифратора и счетчика соответственно, элемента памяти, на второй вход которого подан информационный сигнал, а натретий - тактовые импульсы, первый вентиль,к второму входу которого подключен один из 0выходов триггера, и элемент ИЛИ, второйвход которого подключен к другому входутриггера через второй вентиль, к другомувходу которого подключен выход элементаНЕТ, при этом к входам триггера подключенывыходы элемента памяти и второй вход элемента НЕТ соответственно,В таком устройстве информация, котораяв известном устройстве терялась до вхождения в синхронизм, теперь запоминается и,когда синхронное состояние найдено, считывается.На чертеже представлена структурнаяэлектрическая схема устройства.Устройство фазирования аппаратуры передачи информации циклическим кодом содержитна входе элемент НЕТ 1 и последовательно соединенные регистр сдвига 2, дешифратор 3,элемент И 4, одна группа входов которогосоединена с выходом основного счетчика 5 40через дополнительный счетчик 6, а другиевыходы основного счетчика 5 подключенык входу регистра сдвига 2 через последовательно соединенные первый дополнительныйэлемент И 7, к второй группе входов которого подключен выход элемента НЕТ 1, блокпамяти 8, второй дополнительный элементИ 9, к второй группе входов которого подключены выходы элемента И, и элемент ИЛИ 10,к одному из входов которого подключен выход элемента НЕТ 1, другой вход которогосоединен с входом основного счетчика 5 непосредственно и через дополнительный элемент ИЛИ 11 - с выходами элемента И 4,причем выход основного счетчика 5 соединен 55с входом регистра сдвига 2, а выход дополнительного счетчика 6 - с входом сбросадешифратора 3, блока памяти 8 и дополнительного счетчика 6; кроме того, устройствосодержит дополнительный узел памяти, состоя.60 щий из последовательно соединенных элемен -та И 12, входы которого соединены с выходами генератора (ГТИ), дешифратора 3 и ос -новного счетчика 5 соответственно, элемента памяти 13, на второй вход которого подан информационный сигнал, а на третий -тактовые импульсы, первый вентиль 14, квторому входу которого подключен один извыходов триггера 15, и элемент ИЛИ 16,второй вход которого подключен к другомувходу триггера 15 через второй вентиль 17,к другому входу которого подключен выходэлемента НЕТ 1, при этом к выходам триггера 15 подключены выходы элемента памяти 13 и второй вход элемента НЕТ 1 соответственно.Устройство работает следующим образом.Для осуществления фазирования информационная последовательность сигналов поступает в регистр сдвига 2 и обрабатываетсяв нем,После записи в регистр сдвига 2 последнего разряда делимого в нем фиксируетсяокончательный остаток или, если комбинацияотносится к разрешенным кодовым комбинациям, регистр 2 переходит в нулевое состояние.-ый импульс основной тактовой частоты 1 пропускает сигналы с выхода регистра 2 на дешифратор 3.Последние и- +1-;символов запоминаются в блоке памяти 8 при совпадении в элементе И 7 соответствующих тактовых импульсов с основного счетчика 5 разрядов и информационных символов, поступающих черезэлемент НЕТ 1, который находится в разрешающем состоянии.В зависимости от того, на каких выхо -дах дешифратора 3 1- появляется сигнал, врегистр сдвига 2 записываются в качествепервых символов И. и -ый символы, поступающие через второй дополнительный элемент И 9 с соответствующими импульсамис дополнительного счетчика 6, которые проходят через элемент И 4,Необходимое количество тактовых импульсов с дополнительного счетчика 6 через элемент И 4 и элемент ИЛИ 10 записываетсятакже в основной счетчик 5. В это же время элементом НЕТ 1 осуществляется запретпрохождения информационных символов на регистр 2.И -ый символ с дополнительного счетчика6 сбрасывает регистр 2 на нуль, а такжепереводит блок памяти 8 и дешифратор 3 внулевое состояние,На регистр сдвига 2 поступают следующие символы информационной последовательности из канала связи, т.е. на регистр сдвига 2 поступаютпоследних символа преды 544161душей комбинации и й- символа следующей,Поступившее Л -поэлементное слово анализируется таким же образом, как описано выше на остаток.Как только остаток, записанный послепроверки в регистре 2, становится равнымнулю и ни на одном из выходов дешифратора3 не будет появляться сигнал, схема войдетв синхронное состояние.Таким образом, за счет запоминания сим волов предшествующих комбинаций и использования этих символов при проверке следующей комбинации, уменьшается число проверяемых информационных символов до вхождения в синхронизм по сравнению с прототипом,Одновременно с осуществлением поискасинхронного состояния устройство осуществляет запоминание поступающей информационной последовательности в элементе памяти 13.Как только на выходе регистра сдвига 2появится нулевой остаток, с нулевого выхода дешифратора 3 на элемент И 12 поступит сигнал, Сюда же поступает д+ 1 импульс 25основного счетчика 5 (этот импульс формируется между задним фронтом И -ого импульса и передним первого импульса счетчика 5).В результате этого на элемент памяти13 поступит дополнительная тактовая часто- З 0та, и записанная в элементе памяти 13 информация будет считываться со скоростьюдополнительной тактовой частоты и поступатьчерез вентиль 14 и элемент ИЛИ 16 на декодер. 35Триггер 15 устанавливается начальнымимпульсом сброса в такое состояние, чтобына декодер поступила информация из элемен -та памяти 13, т,е. вначале состояние триггера 15 соответствует режиму вхождения в 40синхронизм.При опросе последней ячейки элемента памяти 13 триггер 15 перебрасывается в противоположное состояние, т.е. в режим синхронной работы, и через второй вентиль 1 7 45и элемент ИЛИ 16 поступает информациянепосредственно из канала связи.Как только синхронное состояние нарушится, триггер 15 перейдет в режим вхожденияв синхронизм,50Таким образом, предлагаемое устройствофазирования информации работает без потериинформационных комбинаций, необходимых длявхождения в синхронизм.Благодаря этому, можно осуществить фазирование непосредственно по передаваемойинформационной последовательности и болеерационально использовать канал связи. формула из об ретения1. Устройство фазирования аппаратуры передачи информации циклическим кодом, содержащее на входе элемент НЕТ и последовательно соединенные регистр сдвига, дешифратор, элемент И, одна группа входов которого соединена с выходом основного счетчика, отличающееся тем, что. с целью уменьшения времени вхождения в синхронизм, в него введены дополнительный счетчик, блок памяти, дополнительные первый и второй элементы И и ИЛИ, при этом между упомянутым выходом основного сче. - чика и второй группой входов элемента И включен дополнительный счетчик, а другие выходы основного счетчика псдключены к входу регистра сдвига через последовательно соединенные первый дополнительный элемент И, к второй группе входов которого подключен выход элемента НЕТ, блок памяти, второй дополнительный элел 1 ент И, к второй группе входов которого подключены выходы элемента И, и элемент ИЛИ, к са - ному из входов которого подключен выход элемента НЕТ, другой вход которого соединен с входом основного счетчика непосредственно и через дополнительный элемент ИЛИ - с выходами элемента И, причем выход основного счетчика соединен с входом регистра сдвига, а выход допслнительнсгс счетчика - с вхсдали сброса дешифратсра, блока памяти и дополнительного счетчика,2 . Устройство по и. 1, с т л и ч а ю - ш е е с я тем, что в него введен дополнительный узел памяти, состоящий из последовательно соединенных элемента И, входы которого соединены с выходами генератора, дешифратсра и счетчика соответственно, элемента памяти, на второй вход которого псдан информационный сигнал, а на третий - тактовые импульсы, первый вентиль, к второму входу которого подключен один из выходов триггера, и элеллент ИЛИ, второй вход которого подключен к другому входу триггера через второй вентиль, к другому входу которого подключен выход элемента НЕТ, при этом к входам триггера подключены выходы элемента памяти и второй вход элемента НЕТ соответственно.Источники информации, принятые вс внилание при экспертизе;1, Авторское свидетельство СССР Ио 316204, М. Кл, Н 041 1/10, 19682. Авторское свидетельство СССР % 465748, М. Кл . Н 04 Ь 2 7/14, 19752Составитель И. ЧернякРедактор Ю. Комаров Техред М, Левицкая Корректор А. ЛакидаЗаказ 873/73 Тираж 815 Г 1 одписное ЦНИИПИ Государственного комитета Совета Министров СССР по делам изобретений и открытий 113035, Москва, Ж, Раушская наб., д. 4/5 филиал ППП "Патент", г, Ужгород, ул. Проектная, 4