Адаптивный корректор

СОЮЗ СОВЕТСНИХСОЦИАЛИСТИЧЕСКИХРЕСПУБЛИК 17 19 4 В 3/О ПИСАНИЕ ИЗОБРЕТЕНАВТОРСКОМУ СВИДЕТЕЛЬСТВУ ет электроышениесодерамятиЦАП 5,хода ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССРПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИИ(56) АЬл 1 а В,К, ейа 1, А Вашр 1 ейапа 1 оя МОЯСЬ,81 аяарй 3 ле, Рд 11 ее ТЕЕЕТтапеасЫопе оп сошпиипсай 1 опе7 о 1 Сош 27 В 2, 979р, 406 412,Я 8. 3(БП) 4 выборок, перемножающий сумматор 7, решающий блок 8, БП 10 коэффициентов, ЦАП 11, формирователь 12 веса коэффициента, коммутатор 13 и блок 14 управления. Корректор имедва цикла работы. В первом цикле выполняется операция формирования откорректированного сигнала, а во втором цикле - операция измерения (подстройки) коэффициентов передачи регуляторов отводов корректораВ устройстве осуществляется адаптивная коррекция принимаемого сигнала с ис пользованием среднеквадратичного алгоритма настройки. Цель достигается за счет учета величины регулируемого коэффициента передачи. 1 з.п. ф-лы, 5 илеИзобретение относится к электросвязи и другим областям, связанным сприемом модулированных сигналов дан- "ных и предназначено для коррекциимежсимвольной интерференции (МСИ),принимаемого сигнала, обусловленнойнеидеальностью частотных характеристик каналов связи.Целью изобретения является повышение точности коррекции.На Фиг.1 изображена структурная,схема блока управления; на Фиг.4 диаграммы, поясняющие работу блока., (АЦП) 1, вход которого является входом 2 устройства, ключ 3, блок 4 памяти выборок, перемножающий цифро 25аналоговый преобразователь (ЦАП) 5второй АЦП 6, сумматор 7, решающийблок 8, первый выход которого является выходом 9 устройства, блок 10памяти коэффициентов, ЦАП 11, форми 30рователь 12 веса коэффициента, коммутатор 13, блок 14 управления.Сумматор У (Фиг.2) содержит блок15 суммирования, первый 16 и второй17 регистры памяти, коммутатор 18.Блок 14 управления (иг.З) содержит первый 19, второй 20 и третий21 триггеры, первый 22, второй 23 итретий 24 элементы И, делитель 25,блок 26 элементов И и генератор 27. щРешающий блок 8 (Фиг.5) содержитэлемент ИЛИ 28 и блок 29 вычитания,Адаптивный корректор работает следующим образом,В течение времени, равного периоду следования сигналов на входе 2,в адаптивном корректоре выполняютсядве операции: формирование откорректированного сигнала (первый цикл работы) и изменение (подстройка) коэф 50Фициентов передачи регуляторов отводов предлагаемого корректора (второйцикл работы).В первом цикле работы аналоговыйсигнал с выхода 2 устройства поступает на первый АЦП 1. Сигнал выборкив виде п-разрядного кодового словазаписывается через открытый ключ 3в блок 4 памяти выборок. После записи выборки в блок 4 памяти выборок ключ 3 по сигналу, поступающему от блока 14 управления, отключает выход первого АЦП 1 от входа блока 4 памяти выборок и подключает выход блока 4 памяти выборок на его вход, По сигналам, поступающим от блока 14 управления, с выходов блоков 4 и 1 О памяти выборок и коэффициентов выписываются выборки и коэффициенты со ответствующих отводов предлагаемого корректора для их взаимного перемножения, которое осуществляется следующим образомВ блоках 4 и 12 выборки и коэффици" енты записаны в виде многоразрядных кодовых чисел в цифровой Форме. Однако при перемножении таких чисел трудно учесть вес каждого отвода, т.е.его место по отношению к центральному отводу, что уменьшает точность настройки, Кроме того, перемножение выборок и коэффициентов, представлен ных в цифровой орме, при использова нии умножителя существенно увеличива- ет мощность потребления, особенно в устройствах, осуществляюших адаптивную коррекцию сигналов при высокоскоростной передаче информации.Поэтому в предлагаемом устройстве осуществляется аналоговое перемножение выборок и коэфициентов. Для этого сигналы с выхода блока 4 памяти выборок поступают на первый вход которого поступают сигналы с выхода блока 10 памяти коэффициентов, преобразованные в аналоговую орму посредством ЦАП 11, Таким образом, перемножение соответствующих выборок и коэффициентов осуществляется в перемножающем ЦАП 5. Изменение веса требуемых коэффициентов осуществляется посредством формирователя 12 веса коэффициента, представляющего собой регулируемый усилитель, коэффициент передачи которого изменяется в зависимости от кодовой комбинации, подаваемой на его управляющий вход, По сигналу управления, поступающему от блока 14 управления в первом цикле работы на выход коммутатора 13 (на вход Формирователя 12), поступают кодовые сигналы, соответствующие выбранным областям номеров коэффициентов передачи регуляторов корректора. При этом изменяется вес коэффициента, т.е. уменьшается динамический диапазон изменения (по мере удаления отгде 0 - число отводов корректора.Традиционный среднеквадратичныйалгоритм настройки описывается выра30 жением(б) Сравнивая (Э) и (6), видим, что, 45 в первом случае (в предлагаемом устройстве) точность настройки козффйциентов увеличивается в Б раз.В процессе формирования откорректированного сигнала (в первом цик-, , ле работы на первый вход блока 16суммирования поступает сигнал свыхода второго АЦП 6, а на второйвход блока 15 суммирования поступает сигнал с выхода первого регистра16 памяти через коммутатор 18, Таким образом, реализуется суммирование с накоплением. После окончанияпоследовательного суммирования произведений соответствующих выборок и 3 141центрального) что эквивалентно повышению точности регулировки коэффициентов.Аналоговый сигнал с выход перемножающего ЦАП 5 преобразуется в цифро.вую форму во втором АЦП 6 и далеепоступает на сумматор 7, в которомосуществляется суммирование с накоплекием произведений выборок на коэффициенты передачи регуляторов корректора, .т.е. Формирование откорректированногосигнала. Откорректированный сигналс выхода сумматора 7 поступает нарешающий блок 8, в котором вырабатывеются эталонные сигналы, поступающие на выход 9 устройства, а такжесигналы" ошибки,Предлагаемое устройство осуществляет адаптивную коррекцию принимаемого сигнала с использованием среднеквадратичного алгоритма настройки.Однако возможно применение и другихалгоритмов настройки.Во втором цикле работы по сигналу формируемому в блоке 14 управления, коммутатор 13 подключает навход формирователя 12 веса коэффициента сигнал ошибки, формируемый врешающем блоке 8. В соответствии сосреднеквадратичным алгоритмом наст-.ройки изменение коэффициентов передачи (с точностью до постоянной)равно произведению соответствующейвыборки на ошибку. Однако при этомне увеличивается величина.подстранваемого коэффициента передачи, что снижает точность настройки. В предлагаемом адаптивном корректоре во второмцикле работы (во время настройки коэффициентов) в Формирователе 12 переиножаются сигналы, соответствующиеошибке и подстраиваемому коэффициенту, т,е. при формировании сигналовподстройки коэффициентов учитывается величина подстраиваемогокоэффи."циента. Перемножение сигнала выборки и сигнала с выхода Формирователя12 веса коэффициента осуществляетсяв перемножанщем ЦАП 5, Изменение величины коэффициента передачи лодстра.".иваемого отвода осуществляется посредством сумматора 7на второй входкоторого поступает сигнал с выходаблока 10 памяти коэффициентов,Повышение точности коррекции засчет учета величины регулируемого коэффициента передачи можно подтвердитьследующим образом. 71974Алгоритм подстройки коэффициентапередачи Сц в ш-й, тактовый моментописывается выражением(ш+1) (т)1(и)1. , (1)где 1, - величина ошибки на 1-м так )те;У.; - входной сигнал,"о 6постоянная адаптация.Можно показать, что дисперсия 0отклонения С от желаемого значенияпри алгоритме (1) определяется сле 1 В дующим образомВ, Сы. Р, (1-С), (2) где Р - мощность полезного сигналаПри этом минимум у дисперсии 0обеспечивается при условиий2 2 2 2 2- ЕЭ, -С Р, -ы Р, С- к=о к:о2 2 М 1 26 . = ф, Ро(1 с Ск) ф (3)м е Сц(ш+1)С(ш)- о 1," У; . а минимум дисперсии определяется из40 УСЛОвиЯ5 14171коэффициентов результат переписывается во второй регистр 17 памяти.В процессе изменения коэффициентовпередачи отводов корректора (во вто 5ром цикле работы) посредством коммутатора 18 по сигналу, поступающемуот блока 14 управления, на второйвход блока 15 суммирования поступаютсигналы, соответствующие регулируемому коэффициенту передачи, а на первый вход блока 15 суммированиясигиалы, соответствующие произведению выборки и ошибки (изменение коэффициента) с учетом величины подстраиваемого коэффициента (см.фиг.2).При этом на выходе первого регистра"16 памяти формируется сигнал, соответствующий величине изменения коэффициента передачи подстраиваемого 20,отвода без накопления результата.С первого выхода первого АЦП 2(Фиг.4 а) поступает сигнал на входытриггеров 19 - 20 (Фиг.4 а) и устанавливает их в начальное состояние. 25С выхода триггера 19 сигнал поступает на управляющий вход ключа 3(фиг.4 и). Посредством триггера 20,элемента И 22 и делителя 25 Формируется тактовый сигнал управления рабо ЗОтой блоков 4 и 10, а посредством .,триггера 20 и элемента И 23 сигналуправления первого регистра памяти.16 сумматора 7 (фиг.4 е),Посрецством триггера 21, элемента И 24 и. делителя 25 формируетсясигнал управления работой второгоАЦП 6 (фиг.4 ж), который включен после .перемножающего ЦАП 5.С одного из выходов делителя 25 4 Осигнал поступает на управляющие входы коммутаторов 13 и 18 (Фиг,4 в).С делителя 25 сигнал поступает натактовый вход второго регистра 17памяти сумматора 7 (фиг,4 з). Коэффициент деления делителя 25 определяет.ся количеством отводов корректора.Блок 26 элементов И может бытьреализован в виде набора элементовИ, на выходе каждого из которых Формируется сигнал (например, в виделогического "0"), соответствующийподстройке 1 требуемой группы отво- .дов.В случае, когда корректируютсясигналы, сформированные посредствомдвухпозиционной амплитудно-фазовой.модуляции, решающий блок 8 можетбыть реализован аналогично тому, как 97 Ьпоказано на фиг. 5, где а, а- первый (старший), второй разряды сигнала а.Допустим, что сигнал а, на выходе сумматора 7 имеет вид и-разрядМ ного кодового слова и представлен в прямом коде. Предположим также, что сигналу с относительным значением "1" соответствует комбинация 001, а с относительным значением "3"- комбинация 011, В решающем блоке 4 необходимо изменять только значение второго разряда кодового числа а, Первый, четвертый, и-й разряды имеют вид логического "0", а третий разряд; вид логической "1", На выходе блока 29 вычитания Формируется: сигнал ошиб ки 1;по правилу 1, а, - а Формула изобретения 1, Адаптивный корректор, содержащий первый аналогово-циФровой преоб разователь, первый вход которого яв ляется входом адаптивного корректора, последовательно соединенные ключ, блок памяти выборок и перемножающий цифроаналоговый преобразователь, второй аналого цифровой преобразова тель, последовательно соединенные сумматор и решающий блок, первый вы ход которого является выходом адап тивного корректора, блок памяти ко эффициентов и блок управления, вход которого соединен с первым выходом первого аналого цифрового преобразо вателя, второй вход которого соединен с первым выходом блока управле ния, второй выход которого соединен с управляющим входом ключа, третий выход блока управления соединен с первым входом второго .аналого-цифро вого преобразователя, четвертый выход блока управления соединен с так товыми входами блока памяти выборок и блока памяти коэффициентов, о тл и ч а ю щ и й с я тем, что, с целью повышения точности коррекции, в него введены коммутатор, последовательно соединенные цифроанапоговый преобразователь и формирователь веса коэффициента, а также коммутатор, выход которого соединен с вторым входом перемножающего цифроаналого вого преобразователя, выход которого соединен с другим входом второго аналого-цифрового преобразователя, выход которого соединен с первым входом сумматора, второй выход кото7 14171 рого соединен.с входом блока памяти коэффициентов, выход которого соединен с входом цифроаналогового преобразователя и вторым входом сумматора, третий вход которого соединен с пятым выходом блока управления, шестой выход которого соединен с первым входом коммутатора, второй вход которого соединен с вторым выходом решающего блока, второй выход первого аналого-цифрового преобразователя соединен с первым входомключа, второй вход которого соединен с выходом блока памяти выборок. 2. Корректор по п.1, о т л ич а ю щ и й с я тем, что сумматор 97 8состоит из послсдовательно соединенных блока суммирования, первый входкоторого является первым входомсумматора, первого и второго регистров памяти, выход второго регистрапамяти является первым выходом сумматора, а также коммутатора, первыйвход которого является вторым входом сумматора, а выход соединен свторым входом блока суммирования,выход первого регистра памяти, яьляющийся вторым выходом сумматора, соединен с вторым входом коммутатора,третий вход которого, как и вторыевходы первого и второго регистровпамяти, является третьим входом сумматора.1417197 Составитель Л,ТимошинаТехред М.Ходанич Корректор О.Кравцова Редакт опч каз 4078/5 сн л. Проектная, 4 но-полиграфическое предприятие, г, Ужго роизводс Тираж 660 ВНИИПИ Государст по делам изоб 13035, Москва, Женного комиетений и от Раушская Подпиета СССРрытийаб., д, 4