Система автоматического управления циклом измельчения

СОЮЗ СОВЕТСКИХСОЦИАЛИСТИЧЕСКИРЕСПУБЛИК 072 А 1 02 С 25/00 Ей рц рщ 13 ", ц БИвлЧ 1" Е ИЗОБРЕТЕНИЯ П ИДЕТЕЛЬСТВ ТОРСКОМ ия про СУДАРСТВЕННЫЙ КОМИТЕТ СССРО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИЙ(71) Криворожский горно-рудный институт, Производственно-техническое предприятие"Укрчерметавтоматика" иНаучно-исследовательский и проектныйинститут по обогащению и агломерации руд черных металлов "Механобрчермет" (72) Е.К,Бабец, В.П.Хорольский, С.В,Бабец, Е.И,Сологуб, Н.И,Сокур, И.С.Колонтаев и Ю.Ф.Иванов (53) 621.926(088.8). (56) 1,Авторское свидетельство СССР Мф 915963, кл. В 02 С 25/00, 1982.2, Бабец А.А. Адаптивная система управления загрузкой мельницы. Обогащение руд. - Л., 1983, У 3.) (54) СИСТЕМА АВТОМАТИЧЕСКОГО УПРАВЛЕНИЯ ЦИКЛОМ ИЗМЕЛЬЧЕНИЯ (57) Изобретение относится к системам автоматического управлен цессами измельчения и клас ф ции при обогащении полезных ископаемых,может быть использовано на обогатительных фабриках цветной и черной металлургии при переработке .руд с изоменяющимися физико-химическими и текстурно-структурными свойствами, .атакже в условиях дрейфа статических характеристик технологическихагрегатов, вызванного их износом. Позволяет повысить точность управления.Система содержит датчик 1 крупности,задатчик 2 крупности, задатчик 3 модуля отклонения, блок 4 дифференцирования, блоки 5 и 6 определения модуля, логический блок 7, амплитудныйдетектор 8, блок 9 формирования выдержки времени, масштабные блоки 1012, блоки 13-16 сравнения, блоки 17и 18 памяти, таймер 19, триггер 20,ключ 21, фильтр 22, блок 23 умножения, вычислитель 24, регулятор 25,исполнительный механизм 26 задвижки27, ключ 28, интегратор 29, блок 30сложения. 1 ил,1135707Изобретение относится к области "автоматического управления процессами измельчения и классификации при обогащении полезных ископаемых и мокет быть использовано на обогати 5 тельных фабриках цветной и черной металлургии при переработке руд с изменяющимися Физико-механическими и текстурно-структурными свойствами, а также в условиях дрейфа статических характеристик технологических агрегатов, вызванного их износом.Известна система автоматическогоуправления циклом измельчения, со держащая датчик и задатчик крупности, соединенные с входами. блока сравнения, последовательно соединенные первый блок определения модуля, пер вый фильтр, блок дифферейцирования, 20 второй блок определения модуля, ампли. тудный детектор, вычислительное устройство, блок памяти, блок умножения, регулятор, исполнительный механизм, задвижку, причем выход первого 26 фильтра через ограничитель и масштабные блоки соединен с вторым входом вычислителя, к третьему входу которого подключен выход блока памяти, второй вход которого через логический 30 блок и блок формирования выдержки вре. мени соединен с выходом блока дифференцирования, а выход блока формирования выдержки времени соединен с другими входами логического блока и амплитудного детектора 1.Недостатком известной системы управления является невысокое качество управления, выз ванное неучетом изменяющихся динамических свойств, т.е. 40 постоянной времени в передаточной функции объекта управления, а также невысокое качество переходного процесса в связи с тем, что изменение статических характеристик объекта управления определяется только в моменты резкого, значительньго изменения свойств перерабатываемого сырья. Вслучае медленно изменяющихся динамических и статических характеристик в передаточной функции объекта регулирования известная система не обеспечивает высокого качества управления.Наиболее близкой по технической сущности является система автоматического управления циклом измельчения, содержащая регулятор, четыре блока сравнения, два блока определе 2 2ния модуля, фильтр, блок дифференцирования, амплитудный детектор, тримасштабных блока, вычислитель, дваблока памяти, блок умножения, логический блок, блок формирования выдержки времени, триггер, таймер, первыйключ и задатчик модуля отклонения,причем выход первого блока сравнения соединен с входом фильтра, выходы которого соединены с входами блока дифференцирования, первого блокаопределения модуля, с первыми входами блока умножения, первого блока памяти и регулятора, выход блока дифференцирования через второй блок определения модуля подключен к первомувходу амплитудного детектора, к второму входу первого блока памяти и кпервому входу логического блока, выЭход амплитудного детектора соединенс входом триггера и с первым входомпервого масштабного блока, выход которого подключен к первому входу вычислителя, выход триггера соединен свторым входом первого масштабногоблока и с первым входом таймера, выход первого блока памяти соединен свторым входом логического блока, выход логического блока соединен с вторым входом блока умножения, вторымвходом таймера, выход которого соединен с вторым входом вычислителя, третий вход которого соединен с выходом второго блока определения модуля,четвертый вход вычислителя соединенс первым выходом второго, блока памяти, первый вход которого соединен спервым выходом вычислителя, пятыйвход вычислителя соединен с вторымвыходом второго блока памяти, второйвход которого соединен. с выходом логического блока, третий вход второгоблока памяти и шестой вход вычислителя соединены с выходом второго блока сравнения, первый вход которогосоединен с первым входом третьего,блока сравнения и с выходом таймера,второй выход вычислителя соединен счетвертым входом второго блока памяти, первый выход которого подключен к третьему входу блока умножения,выход второго блока сравнения соединен с первым входом второго масштабного блока, второй выход которогосоединен с вторым входом третьегоблока сравнения, входы второго и третьего масштабных блоков соединены свторым выходом второго блока памяти, 3 13570 выход третьего масштабного блока соединен с вторым входом второго блока сравнения, выход третьего блока сравнения соединен с первым входом первого ключа, второй вход которого сое динен с выходом четвертого блока сравнения, входы четвертого блока сравнения подключены к задатчику модуля отклонения и к выходу первого блока определения модуля, выход пер вого ключа соединен с вторым входом первого блока памяти, первый и второй выходы вычислителя соединены с первым и вторым входами регулятора, а выход фильтра соединен с третьим 15 входом регулятора 2 .Недостатком известной системы является невысокое качество управления, вызванное неразделенностью во времени процессов поиска оптимальных 20 значений управляющих воздействий и собственно управления процессом измельчейия.Цель изобретения - повышение точности управления, 25фСистема автоматического управления циклом измельчения, содержащая ре. гулятор, четыре блока сравнения, два блока определения модуля, фильтр, блок дифференцирования, амплитудный детектор три масштабных блока, вычислитель, два блока памяти, блок умножения, логический блок, блок формирования выдержки времени, триггер, таймер, первый ключ, задатчик модуля отклонения, причем выход первого блока сравнения соединен с входом фильтра, выходы которого соединены с входами блока дифференцирования, первого блока определения модуля, с первыми входами блока умножения, первого блока памяти и регулятора расхода воды, выход блока дифференцирования через второй блок определения модуля подключен к первому входу амплитудного 45 детектора, к второму входу первого блока памяти и к первому входу логического блока, выход амплитудного де" тектора соединен с входом триггера и первым входом первого масштабного 50 блока, выход которого подключенк первому входу вычислителя, выход триггера соединен с вторым входом первого масштабного блока и с первым входом таймера, выход первого блока памяти соединен с вторым входом логического блока, выход логического блока соединен с вторым входом блока 72 4умножения, вторым входом таймера, выход которого соединен с вторым входом вычислителя, третий вход которого соединен с выходом второго блока определения модуля, четвертый вход вычислителя соединен с первым выходом второго блока памяти, первый вход которого соединен с первым выходом вычислителя, пятый вход вычислителя соединен с вторым выходом второго блока памяти, второй вход которого соединен с выходом логического блока, третий вход второго блока памяти и шестой вход вычислителя соединены с выходом второго блока сравнения, первый вход которого соединен с первым входом третьего блока сравнения и с выходом таймера, второй выход вычислителя соединен с четвертым входом второго блока памяти, гервый выход которого подключен к третьему входу блока умножения, выход второго блока сравнения соединен с первым выходом второго масштабного блока," второй выход которого соединен с вторым входом третьего блока сравнения, входы второго и третьего масштабных блоков соединены с вторым выходом второго блока памяти 1 выход третьего масштабного блока соединен с вторым входом второго блока сравнения, выход третьего блока сравнения соединен с первым входом первого ключа, второй вход которого соединен с выходом четвертого блока сравнения, входы четвертого блока сравнения подключены к задатчику модуля отклонения и к выходу первого блока определения модуля, выход первого ключа соединен с вторым входом первого блока памяти, первый и второй вылоды вычислителя соединены с первым и вторым входами регулятора, а выход фильтра соединен с третьим входом регулятора, снабжена вторым ключом, датчиком и задатчиком крупнос ти и исполнительным механизмом задвижки, интегратором и блоком сложения, причем выход блока умножения соединен с первым входом интегратора, выход которого соединен с первым входом блока сложения, к второму входу котдрого подключен выход второго ключа, первый вход которого соединен с выходом, регулятора, а второй вход второго ключа соединен с выходом логйческого блока, выход таймера соединен с вторым входом интегратора, выход блокасложейия соединен с135входом исполнительного механизмазадвижки, а датчик и задатчик крупности с.оединены с соответствующимивходами первого блока сравнения.На чертеже представлена блок-схема предлагаемой системы.Система содержит датчик 1 крупности; задатчик 2 крупности, задатчик 3 модуля отклонения, блок 4 дифференцирования, первый 5 и второй6 блоки определения модуля, логический блок 7, амплитудный детектор 8,блок 9 формирования выдержки времени,масштабные блоки 10-12, блоки 13-16сравнения, блоки 17 и 18 памяти,таймер 19 триггер 20, первый ключ21, фильтр 22, блок 23 умножения, вычислитель 24, регулятор 25, исполнительный механизм 26, задвижку 27,второй ключ 28, интегратор 29 и блок30 сложения.На чертеже представлены такжемельница 31 и классификатор 32, являющиеся объектом управления.Управление циклом измельченияосуществляется следующим образом,Перерабатываемая руда, измельченная в мельнице 31, поступает в классифицирующий аппарат 32, где разделяется на крупную Фракцию, возвращаемую на доизмельчение в мельницу 31,и мелкую фракцию, которая в составевыходного продукта цикла со сливаклассифицирующего аппарата 32 поступает на обогащение,Задачей цикла измельчения является полное раскрытие зерен полезногокомпонента без их переизмельчения.Целевой функцией управления цикломявляется максимизация производительности по вновь образованному расчетному готовому классу крупности, Ве"личина расчетного готового классакрупности определяется характеромвкрапленности полезного компонентаи. устанавливается задатчиком 21 Текущее значение хсодержания выбранного класса крупности в выходном продукте цикла измеряется датчиком 1 крупности и поступает на блок 13 сравнения, где сравнивается с заданным значением. В блоке 13 сравнения и фильтре 22 выделяется отфильтрованное значение текущего отклонения Г содержания выбранного класса крупности от заданного значения, а в первом блоке 5 определения(2) 50где(Г, (- заданное значение модуля величины ошибки(Е(от блока 3.При выполнении условий (2) сигналыс логического блока 7 поступают науправляющие входы первого блока 17памяти, блока 23 умножения, второгоключа 28, таймера 19 и блока 9 формирования выдержки времени. В таймере19 фиксируется момент о + 4 = 70726модуля определяется модуль 1екущего отклоненияВ блоке 4 дифференцирования определяется производнаясигнала оши 5Ьбки 1, а второй блок 6 определениямодуля совместно с амплитудным детектором 8, триггером 20 и первым масштабным блоком 10 выделяют максимальное значение А .модуля производнойсигнала ошибки Г(.Максимальное значение А модуляпроизводной сигнала ошибки определяется в процессе активной идентификации, заключающейся в подаче на входрегулятора 25 нормированного скачкообразного воздействия 0 , определяемого в блоке 23 умножения и интеграторе 29 по сигналам от первого блока,17 памяти и фильтра 22 по выражениюБ 1 1 д(0)й (1)о- оценка постоянной времениобъекта;- нормирующий множитель;- коэффициент пропорциональной части регулятора 25;Е(0) - значение ошибки рассогласования в момент подачи скачка= О,Скачкообразное воздействие Пнаизменение расхода воды в слив классифицирующего агрегата подается в мо-.мент С определяемый в логическомблоке 7 в момент достижения модуляпройзводной текущего отклонения (Е(нулевого значения, путем оценки положения системы на фазовой плоскости(Е,Е). Процесс идентификации начи-нается при переходе Фазовой траектории через ось Е при выполнении следующих логических условий, проверкакоторых осуществляется в логическом45 блоке 7,7 13570 изменения расхода воды в слив классификатора, где (1 - величина запаздывания регулятора 25 с исполнительным механизмом 26 задвижки 27 (постояннаявеличина). Ключ 28 закрыт, с выхода5 блока 30 сложения поступает управляющий сигнал (1) на исполнительный механизм 26. С выдержкой времени(Т, где (с 0,5, сигнал с выхода блока 9 поступает на амплитудный детектор 8, разрешая поиск максимального значения модуля производной сигнала ошибки А.Триггер 20 фиксирует момент, когда модуль производной сигнала ошибки становится меньше предыдущего максимального значения, выделенного в амплитудном детекторе 8. Сигнал с выхода триггера 20 поступает на управ 20 ляющий вход масштабного блока 10, на выходе которого формируется величина максимального значения модуля производной с учетом периода объекта на правую ветвь экстремальной ха рактеристики, путем умножения велие чины значения Е, при котором срабатывает триггер 20, на постоянный множитель (1+ у), где у- это величина порога различности при поиске максимума в амплитудном детекторе 8,На входе таймера 19 формируется новое значение динамического коэффициента Т, которое поступает в вычислитель 24, второй 14 и третий 1535 блоки сравнения, Выходной сигнал таймера сбрасывает интегратор 29, приводя его в исходное (нулевое) состояние. На второй блок 14 сравнения поступает от третьего масштабного бло О ка величина сТ ( ); Если Т(с)(Т( 1, где /с 0,5, управление остается прежним, и величина расхода воды в слив классификатора не изменяется. Если Ть) 1 Т(1, сигнал с выхода блока 4 14 поступает на управляющие входы первого блока 17 памяти, вычислителя 24 и второго масштабного блока 11. В вычислителе 24 происходит вычислениенового значения статического коэффициента усиления по сигналам от блоков 6, 19, 10 и 17 по выражению(статического коэффициентаусиления,Новые значения К, Аи Т записываются в блок 17 памяти и поступают на регулятор 25 вместе с сигналом от фильтра 22 для формирования управляющего воздействия видат0(С) -ГБ( 7 ) Й(о(где Ки К- коэффициенты при пропорциональной и интегральной составляющих(г) - управляющее, воздействиена изменение расходаводы в слив классификатора, поступающее черезблок 30 сложения на исполнительный механизм26,Одновременно с этим сигнал с выхода второго блока 14 сравнения запускает второй масштабирующий блок 11,на второй вход которого от блока 17памяти поступает старое значениеТ 1). В блоке 11 определяется величина ЗТ , которая сравнивается втретьем блоке сравнения с новым значением Т . Если Т ЗТсигнал сблока 15 поступает на ключ 21, разрешая проведение новой идентификации.Система подготовлена к реагированиюна новое изменение динамических истатических свойств объекта регулирования.Управление процессом измельченияс помощью предлагаемой системы обладает повышенной помехозащищенностьюи повышенным качеством формируемогопереходного процесса, что позволяет повысить на 0,3%производительность по готовому продукту при одновременном снижении потерь на 0,4%за счет уменьшения переизмельчения, где К, - постоянный коэффициент, определяемый при первоначальной настройке, зависит отСистема автоматического управления циклом измельчения содержащая фор.мула9 1357072 10 регулятор, четыре блока сравнения, выходом таймера, второй выход вычисдва блока определения модуля, фильтр, лителя соединен с четвертым входом блок дифференцирования амплитудный второго блока памяти, первый выход РЭдетектор, три масштабных блока, вы- которого подключен к третьему входу числитель, два блока памяти, блок ум- блока умножения, .выход второго бло 5ножения, логический блок, блок фор- ка сравнения соединен с первым выхомирования выдержки времени, триггер, дом второго масштабного блока, втотаймер, первый ключ и задатчик моду- рой выход которого соединен с вторым ля отклонения, причем выход первого 1 входом третьего блока сравнения, блока сравнения соединен с входом входы второго и третьего масштабных фильтра, выход которого соединен с блоков соединены с вторым выходом входами блока дифференцирования и пер второго блока памяти, выход третьевого блока определения модуля, сго масштабного блока соединен с втопервыми .входами блока умноженияЭ 15рым входом второго блока сравнения, первого блока памяти и регулятора выход третьего блока сравнения соеФвыход блока дифференцированйя через динен с первым входом первого ключа, второй блок определения модуля подключен к первому входу амплитудного хоДом четвеРтого блока сРавнениЯ, детектора к второму входу первогоУ 20входы четвертого блока сравнения подблока памяти и к первому входу логи- клюЧены к задатчикУ модУлЯ отклонениЯ, ческого блока, выход амплитудного де- и к выходу первого блока определетектора соединен с входом триггера и ния модуля, выход первого ключа соес первым входом первого масштабного динен с вторым входом первого блока блока, выход которого подключен к 25 памЯти, пеРвый и втоРой выхоДы вычиспервому входу вычислителя, выход лителя соединены с первым и вторым триггера соединен с вторым входом входами регулятора, а выход фильтра первого масштабного блока и с первым соеДинен с тРетьим входом РегУлЯтоРа, входом таймера, выход первого блокапамяти соединен с вторым входом логи- З 0 целью повышения точности управления, ческого блока, выход логического бло она снабжена вторым ключом, датчиком ка соединен с вторым входом блока ум- и задатчиком крупности исполнительножения, вторым входом таймера, вы- ным механизмом задвижки, интегратоход которого соединен с вторым вхо- ром и блоком сложения, причем выход дом вычислителя третий вход которо- блока умножения соединен с первымФ35го соединен с выходом второго блока входом интегратора, выход которого определения модуля, четвертый вход соединен с первым входом блока словычиелителя соединен с первым выхо- жения, к второму входу которого подч дом второго блока памяти, первый вход ключен выход второго ключа, первыи ,которого соединен с первым выходом 40вход которого соединен с выходом ре вычислителя пятый вход вычислителяЭгулятора, а второй - с выходом логи- соединен с вторым выходом второго . ческого блока, выход таймера соедиблока памяти, второй вход которого нен с вторым входом интегратора, высоединен с выходом логического блока, ход блока сложения соединен с входом третий вход второго блока памяти и исполнительного механизма задвижки,45шестой вход вычислителя соединены с а датчик и задатчик крупности соевыходом второго блока сравнения, пер- динены с соответствующими входами вый вход которого соединен с первым первого блока сравнения, входом третьего блока сравнения и сСоставитель В,АлекперовРедактор И.Горная ТехредЛ,Сердюкова КорректоР В,БутягаЗаказ 5920/5 Тираж 573 Подписное ВНИИПИ Государственного комитета СССР по делам изобретений и открытий 113035, Москва, Ж, Раушская наб., д. 4/5 Производственно-полит рафическое предприятие, г, Ужгород, ул. Проектная, 4