Интегральный регулятор

(504 С 0 1 40 АНИЕ ИЗОБРЕТЕНИ ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССРПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ ВТОРСИОМУ СВИДЕТЕЛЬСТ 1(89) 20732 РР(57) Изобретение относитсяк робототехнике и может быть применено длярегулирования скорости электроприводов промышленных роботов, а такжедля управления любыми другими инерционными объектами. Целью изобретения является повышение качества переходных процессов в регуляторе. Поставленная цель достигается за счетизменения постоянной времени интегрирующего звена в функции сигналарассогласования. Сигнал рассогласования поступает на информационныйвход управляемого интегратора и наинформационный вход переключателя.Первый выходной сигнал поступает навходы однотактных детекторов с зонойнечувствительности положительной иотрицательной проводимости и с их выходов - на первые входы первого ивторого сумматоров. Второй выходнойсигнал переключателя поступает навходы однотактных детекторов положительной и отрицательной проводимостии с их выходов - на вторые входыпервого и второго сумматоров. Выходные сигналы первого и второго сумматоров поступают на информационныевходы первого и второго интеграторови на входы "Сброс" второго и первогоинтеграторов. Выходные сигналы интеграторов через пороговые блоки пос- Ступают на входы элемента ИЛИ, а еговыходной сигнал поступает на управляющие входы управляемого интеграто- р ара и переключателя, 3 ил. Ь;)Изобретение относится к робототехнике и может быть применено длярегулирования скорости электроприводов промьппленных роботов, а такжедля управления любыми другими иверционными объектами.Известен интегральный регулятор,содержащий измеритель рассогласования, соединенный выходом через пропорциональный блок и дифференциаторс входами сумматора, подключенноговыходом к входу интегратора(книгаОппельта. Малый справочник технических процессов регулирования, Берлин:Техника, 1964, с. 529).15Недостатком такого регулятора является низкое качество регулированияиз-за постоянного приоутствия интегральной составляющей в законе регулирования,Известен также интегральный регулятор, содержащий измеритель рассогласования, соединенный выходом черезпропорциональный блок и управляемыйинтегратор с ключом с входами сумматора, причем выход измерителя рассогласования подключен через пороговый блок к управляющему входу ключауправляемого интегратора, отключающего интегральную составляющую законарегулирования (заявка ФРГ У 2354916,кл. С 05 В 11112, 1980) .Недостатком этого регулятора является низкое качество регулированияпри наличии помех, которые приводятк нестабильности цепей регулированиярегулятора.Из известных регуляторов наиболееблизким по технической сущности является интегральный регулятор, содержа 40щий, дифференциатор и последовательносоединенные измеритель рассогласования и управляемый интегратор с ключом, вход дифференциатора соединен свыходом измерителя рассогласования,авыход - с управляющим входом ключа,который осуществляет переключениепостоянной времени интегрирования управляемого интегратора (акцептованная,заявка фРГ В 1673601,кл. С 05 В 11/00,501973 Д Недостатком известного регулятора является низкое качество переходного55 процесса.Цель изобретения - повьппение качества переходного процесса в регуляторе. Поставленная цель достигается тем, что в интегральном регуляторе, содержащем последовательно соединенные измеритель рассогласования и управляемый илтегратор с ключом, дополнительно установлены первый и второй однотактные детекторы, последовательно соединенные переключатель, первый однотактный детектор с зоной нечувствительности, первый сумматор, первый интегратор, первый пороговый блок и элемент ИЛИ и последовательно соединенные второй однотактный детектор с зоной нечувствительности, второй сумматор, второй интегратор и второй пороговый блок, подключенный выходом к второму входу элемента ИЛИ, соединенного выходом с управляющими входами ключа управляемого интегратора и переключателя, подключенного информационным входом к выходу измерителя рассогласования, первым выходом - к входу второго однотактного детектора. с зоной нечувствительности, а вторым выходом - к входам первого и второго однотактных детекторов, соединенных выходами с вторыми входами соответственно первого и второго сумматоров подключенных выходами к входам сброса соответственно второго и первого интеграторов.На фиг.1 йредставлена функциональная схема регулятора, на фиг.2 - принципиальная схема регулятора; на фиг,3 - циклограммы, поясняющие рабо- ту регулятора.Регулятор содержит измеритель рассогласования 1.1, управляемый интегратор 1.2, переключатель 1,3,первый однотактный детектор с зоной нечувствительности 1.4, первый однотактный детектор 1,5, второй однотактный детектор с зоной нечувствительности 1.6, второй однотактный детектор 1.7, первый и второй сумматоры 1.8, 1.9, первый и второй интеграторы 1.10, 1,11, первый и второй пороговые блоки 1.12, 113, элемент ИЛИ 1,14, ключ 1,1 ф 5, двоичные реверсивные счетчики 2, 1, 2,2, элементы НЕ 2.3, 2.4, элементы И-НЕ 2.5, 2,6, Э-триггеры 2,7, 2.8, элементы И-НЕ 2.9 2.10, 2.11, двоичные реверсивные счетчики 2. 12, 2.13, элементы И-НЕ 2, 14, 2. 15, элемент ИЛИ 2. 16, элементы И 2, 17, 2. 18, двоичный реверсивный счетчик 2.19, генераторы импульсов 2.20, 2.21, Х - сигнал за 1297007дания, 14 - текущее значение регулируемого параметра, У - выходной сигнал регулятора, ХИ - сигнал рассогласования, С - время.Регулятор работает следующим образом,В основу алгоритма работы данноготехнического решения положено решение задачи улучшения динамическиххарактеристик интегрального регулято-Ора путем переключения постоянной времени интегрирования в зависимостиот изменения параметров сигнала рассогласования так, чтобы он был пригоден для управления инерционнымиобъектами регулирования с быстроизменяющимися сигналами задания, Зтй задача решается с помощью особого расположения измерителя рассогласования1,1, управляемого интегратора 1,2, 20переключателя 1.3, однотактных детекторов 1.4, 1.5, 1.6, 1.7, сумматоров 1.8, 1.9, интеграторов 1.10,1.11,пороговых блоков 1, 12, 1. 13 и элемента ИЛИ 1. 14,В процессе регулирования на входы измерителя рассогласования поступают сигнал задания и текущее значение регулируемого параметра. Если сигнал30 рассогласования, т.е. разница между сигналом задания и текущим значением регулируемого параметра, превышает зону нечувствительности одного из двух однотактных детекторов 1,4 или 1.б,то к включенному за ним интегратору 1.10 (или 1.11) подводится сигнал, одновременно интегратор другой ветви регулирования 1.11 (или 1.10) сбрасывается в нуль. Пороговый блок 1. 12 (или 1. 13) подает сигнал на вход40 элемента ИЛИ 1.14 только тогда, когда сигнал рассогласования по величине, длительности и знаку соответствует изменениям задающего сигнала.Выходной сигнал элемента ИЛИ 1.14 обус 45 лавливает переключение интегратора 1.2 на малую постоянную времени интегрирования путем замыкания ключа 1.15 и подключение однотактного де 50 тектора 1,5 без зоны нечувствительности путем переключения контактов переключателя 1.3, После изменения знака сигнала рассогласования, вызванного быстрым изменением сигнала55 задания, однотактный детектор 17 без зоны нечувствительности осуществляет сброс интегратора 1. 10 в нуль и тем самым возвращает регулятор в исходное состояние. При другом знаке сигнала рассогласования регулятор работает аналогично.Передаточные звенья регулятора, соединенные в соответствии с фиг.1, являются известными функциональными блоками систем автоматического регулирования. Они могут быть выполнены как на основе аналоговых, так и на основе цифровых электронных модулей. Наиболее выгодной формой выполнения данного регулятора является цифровая,Цифровой регулятор был испытан при регулировании скорости мощных промьппленных роботов. При этом на входы регулятора подавались сигнал задания и текущее значение регулируемого параметра, Указанные сиг налы в виде числа импульсов в единицу времени подавались на соответствующие входы измерителя рассогласования 1.1 (фиг.1), реализованного с помощью двоичных реверсивных счетчиков 2.1, 2.19, которые используются в качестве управляемого интегратора 1.2.Счетчик 2.2, элементы НЕ 2.3, 2,4, элементы И-НЕ 2,5, 2.6, 2.9 и Р-триггеры 2.7, 2.8 выполняют функции однотактных детекторов 1.4, 1,5, 1.6, 1.7 и сумматоров 1,8, 1.9 (фиг. 1).Через элемент ИЛИ 2.16 и элемент И-НЕ 2.9 счетчик 2.2 устанавливается в исходное положение через постоянные промежутки времени, Необходимый для этого кратковременный импульс создается, например, генератором 2.20 (фиг, 1 и 2) . Интеграторы 1. 10, 1. 1 1 и пороговые блоки 1,12, 1,13 реализуются с помощью счетчиков 2. 12,2. 13, соединенных с элементами И-НЕ 2,10, 211. Если выходной сигнал регулятора приложен к счетчику 2. 12 или 2. 13, то в результате отпирания элемента И-НЕ 2. 14 или 2,15, соединенного с элементом И 2.17 или 2.18, счетчик 2.1 обходится и тем самым регулятор переключается на меньшую постоянную времени интегрирования. Одновременно с помощью элемента И 2.9 исключается влияние сигнала обратной установки на счетчик 2.2.Укаэанные операции соответствуют переключению постоянной времени интегрирования управляемого интегратора 1.2 путем замькания ключа 1,15 и переключению переключателя 1.3 (фиг,1), При изменении знака сигнала рассогласования в зависимости от на 1297007правления изменения сигнала рассогласования устанавливается в исходноесостояние интегратор 1. 10 или 1. 11,которые реализованы с помощью счетчиков 2.12 и 2,13 (фиг.2).Тем самым 5происходит переключение регуляторана большую постоянную времени интегрирования,Принцип работы регулятора поясняется циклограммами зависимости егоосновных сигналов от сигнала рассогласования (фиг,3).Сигнал рассогласования постоянен,но незначителен: пороговое значениене превышается, устанавливается большая постоянная времени интегрирования.Сигнал рассогласования велик, постоянен по времени, но кратковременен: пороговые блоки 1.12 и 1.13 не 20 срабатывают, устанавливается большая постоянная времени интегрирования.Сигнал рассогласования велик и действует долгое время без изменения знака: к моменту времени 1 происхо 25 дит переключение управляемого интегратора 1.2 на меньшую постоянную времени интегрирования.Большой и имеющийся в наличии долгое время сигнал рассогласования прерывается кратковременным изменением сигнала рассогласования по величине и по знаку: к моменту времени С в регуляторе устанавливается большая постоянная времени интегрирования. 35В результате указанных особенностей предлагаемое техническое решение позволяет различать действительное изменение сигнала задания от действия помехи на сигнал задания. Таким об-. разом, достигается быстрый характер регулирования без постоянного рассогласования при благоприятном переходном процессе, сохранении искЛючительно интегральной характеристики и стабильности цепей регулирования регулятора,Формула изобретенияИнтегральный регулятор, содержащий последовательно соединенные измеритель рассогласования и управляемый интегратор с ключом, о т л и ч а ющ и й с я тем, что, с целью повышения качества переходного процесса в регуляторе, в нем дополнительно установлены первый и второй однотактные детекторы, последовательно соединенные переключатель, первый однотактный детектор с зоной нечувствительности, первый сумматор, первый интегратор, первый пороговый блок и элемент ИЛИ и последовательно соединенные второй однотактный детектор с зоной нечувствительности, второй сумматор, второй интегратор и второй пороговый блок, подключенный выходом к второму входу элемента ИЛИ,соединенного выходом с управляющими входами ключа управляемого интегратора и переключателя, подключенного информационным входом к выходу измерителя рассогласования, первым выходом - к входу второго однотактного детектора с зоной нечувствительности, а вторым выходом - к входам первого и второго однотактных детекторов, соединенных выходами с вторыми входами соответственно первого и второго сумматоров, подключенных выходами к входам сброса соответственно второго и первого интеграторов.1297007 Техред А.Кравчук Корректор А. Тяск Редактор И. Касард каз 779/50 д, 4 роизводственно-полиграфическое предприятие, г. Ужгород, ул. Проектная,4 Тираж 864 ВНИИПИ Государственного по делам изобретений и 113035, Москва, Ж, РаушПодписноеомитета СССР открытийкая наб.,