Устройство для сортировки информации

(50 4 С 06 Р 7 ССУД од ЕНИ ЬСТВ(54) УСТРО ФОРМАЦИИ (57) Изобр тике и в ж зиро ствах дл изобрете нос бло рабакал нията срав элем АРСТНЕННЫЙ КОМИТЕТ СССР М ИЗОБРЕТЕНИЙ И ОТКРЫТИИ ИСАНИЕ ИЗО ТОРСНОМУ СВИДЕТЕЛ 3896920/24-2412.05.8523.12.86. Бюл. Мф 47С.В. Семичев, Б,М. ЛукинРукоданов681.3 (088.8)Авторское свидетельство С707, кл. С Об Р 7/06, 198Авторское свидетельство7986, кл. С Об Р 7/06, 19 ИСТВО ДЛЯ СОРТИРОВКИ етение относится к автома ычислительной технике и ь использовано в спеанных цифровых устрой- обработки данных. Цель ия - увеличение достовероты. Устройство содержит иза количества единиц,блотриггер результата, два задержки, блок синхрониза ЯО 1278 ции, блок памяти, блок управления,регистр, группу элементов И 1 П 1 исчетчик. Входная информация в видеменяющихся во времени логическихединиц и нулей синхронизируется иделится во времени на р временныхканалов. Для каждого временногоканала в блоке памяти отведена соответствующая ячейка памяти. В блокпамяти записывается и чисел, разрядность которых определяется разрядностью счетчика. Числа в параллельном виде считываются из блока памятив регистр, Значения чисел в текущийи предыдущий моменты времени складываются по ИЛИ и поступают на блоканализа количества единиц. Сумма еди"ниц сравнивается с константой в блоке сравнения и результат записывает-ся в пример результата, который отмечает,в каком временном канале число превысило установленную константу. 6 ил.12788Изобретение относится к автоматике и вычислительной технике и можетбыть использовано в специализированных цифровых устройствах для обработки данных. 5Цель изобретения - увеличениедостоверности работы.На Фиг.1 представлена блок-схемаустройства для сортировки информации," на Фиг.2 - схема блока управления на Фиг,З - схема блока синхронизации на фиг.4 - схема блокаанализа количества единиц," на фпг.5 -схема блока памяти на фиг.6 - схемарегистра.15Устройство содержит блок 1 анализа количества единиц, блок 2 сравнения, триггер 3 результата, первыйэлемент 4 задержки, второй элемент5 задержки, блок 6 синхронизации,блок 7 памяти, блок 8 управления,регистр 9, группу элементов ИЛИ 10,счетчик 11,Блок 8 управления (Фиг.) содер 25жит счетчик 12, дешифратор 13,группу элементов ИЛИ-НЕ 14, блок 15сравнения, формирователь 16 импульсов по переднему фронту сигнала,Формирователь 17 импульсов по заднему фронту сигнала, усилитель 18,группу ограничительных резисторов19, группу тумблеров 20 задания количества разрядов сравнения, мажоритарный элемент 21,Блок синхронизации 6 (Фиг.З) со- З 5держит два Р-триггера 22 и 23,Блоканализа количества единиц может содержать параллельные 24 и последовательные 25 сумматоры, блок памяти может содержать элементы 26 памяти, регистр может быть выполненна подрегистрах 27. Устройство работает следующим. образом.При включении устройства на его установочный вход (а следовательно, на установочные входы счетчика 11 и регистра 9) поступает импульс, устанавливающий счетчик 11 и регистр 9 в состояние, когда на их выходах устанавливаются потенциалы логических нулей. На выходах группы элементов ИЛИ 10 - потенциалы логических нулей, поэтому на выходах блока анализа количества единиц 1 - также потенциалы логических нулей. Блок 2 сравнения, который может быть выполнен, например,34 2на микросхемах 564 ИП 2, выдает навыходе потенциал логического нуля,так как нуль меньше числа (константы), поданного на вторую группувходов блока 2 сравнения. Послеокончания импульса запуска, который приходит на установочный входустройства, на информационный входустройства начинает поступать информация в виде меняющихся во времени логических нулей и единиц,Входная информация синхронизируется тактовыми импульсами в блоке 6синхронизации Р-триггерами 22 и 23,Входная информация разделена вовремени на р временных каналов.Длякаждого временного канала в блоке7 памяти отведена соответствующаяячейка памяти в каждом из элементов 26 памяти, При первом импульсезапуска информация записывается вэлемент 26 памяти блока 7 памяти,номер которого определяется кодом,на выходах счетчика 12 блока 8 управления, Этот код обуславливаетсигнал на одном из выходов дешифратора 13, Сигнал на выходе блока 8управления является сигналом управления выборкой элементов 26 памятиблока 7 памяти. Таким образом, информация первого временного канала записывается по первому адресу 0000 в один из элементов памяти, номер которого определяется кодом па вьгкодах счетчика 12 блока 8 управления. Этот процесс происходит в тот полупсриод тактового сигнала, когда в тактовом сигнале присутствует потенциал логической единицы, При потенциале логического пуля в полупериоде входного тактового сигнала блок 8 управления переключает блок 7 памяти таким образом, что последний переключается в режимчтения и выбранными оказываются все элементы 26 памяти. В следующий полупериод гактового сигнала логическая "1") происходит запись информации второго временного канала (код на выходе счетчика 11 "0001") в тот же элемент 26 памяти блока 7 памяти, Таким же образом информация со всех временных каналов записывается по соответствующему адресу в элемент 26 памяти блока 7 памяти.После этого на установочный вход устройства приходит следующим импульс установки," от заднего фронта старше 3 12788 го разряда счетчика 11 в счетчик 12 блока 8 управления запишется единица, в результате чего в режиме записи выбирается следующий по номеру элемент 26 памяти блока 7 памяти. В течение некоторого определенного промежутка времени информацией заполняются все элементы 26 памяти блока 7 памяти. В блок 7 памяти запишутся и чисел, количество которых опре деляется разрядностью счетчика 11. Разрядность этих чисел определяется количеством элементов 26 памяти блока 7 памяти и разрядностью счетчика 12 блока 8 управления. 15В определенный полупериод тактового сигнала (логический "О") числа в параллельном виде с итываются из блока 7 памяти и записываются в регистр 9. Подрегистры 27, входящие в 20 регистр 9, соединены таким образом, что на первой группе выходов регистра 9 зафиксировано число, выбранное в предыдуший момент времени, а на второй группе выходов зафиксировано число, записанное в блок 7 памяти в текущий момент времени. Значения чисел в текущий и предыдущий моменты времени складываются по ИЛИ на группе элементов ИЛИ 10. Эта операция обусловлена тем, что входная информация может быть не сичфазна с тактовым сигналом и одно число можетоказаться в двух соседних дискретахБлок 1 анализа количества единицподсчитывает количество единиц на выходах группы элементов ИЛИ 10,Эта сумма единиц подается на первую группу входов блока 2 сравнения, на вторую группу входов которого поступа ет другое число (константа). При превышении числа количества единиц над числом константы на выхо, е блока сравнения появится сигнал, который в определенный момент времени, 45 определяемый первым и вторым элемен- тами 4 и 5 задержки, запишется в триггер 3 результата. По сигналу на выходе триггера 3 результата можно судить, в каком временном канале 50 число превысило установленную константу, Числа в процессе анализа. могут как уменьшаться, так и увеличиваться, Блок 1 анализа количестваединиц имеет группу параллельных сумматоров 24, входами которых служат входы переноса, входы младших разрядов и вход второго по старшинству одного из входных чисел. Выходами таких сумматоров служат выходы переноса и выходы двух старших разрядов.Таким образом, четырехразрядный сумматор превращается в сумматор для суммирования четырех одноразрядных чисел. Каждый сумматор из группы последовательно соединенных сумматоров 25 представляет собой обыкновенный сумматор для суммирования двух четырехразрядных чисел, причем входы переноса каждого сумматора можно использовать в качестве входов блока 1 анализа количества единиц.Триггер 3 результата представляет собой П-триггер. В качестве элементов 26 гамяти блока 7 памяти можно, например, применить микросхемы 564 РУ 2, имеющие выход одного разряда.Блок 8 управления работает следующим образом. Счетчик 12 и дешифратор 13 блока 8 управления представляют собой распределитель импульсов для последовательного выбора элементов 26 памяти блока 7 памяти. Сигналы на группу управляющих входов блока 7 памяти поступают с выхода дешифратора 13 через группу элементов ИЛИЕ 14, на вторые выходы коа торого поступает сигнал с выхода Формирователя 17 импульсов из заднего фронта входного сигнала. Сигнал с выхода формирователя 16 импульсов поступает во время, когда в полупериоде входного сигнала присутствует потенциал логического нуля. Сигнал с выхода Формирователя 16 импульсов через группу элементов ИЛИ-НЕ 14 выбирает сразу все элементы 26 памяти блока 7 памяти, Одновременно на вход управления режимом блокапамяти с усилителя 18 подается соответствующий сигнал, который переключает блок 7 памяти в режим считывания, Блок 15 сравнения, группа резисторов 19 и группа тумблеров 20 служат для того, чтобы обнулять счетчик 12 по достижении определенного числа через мажоритарный элемент 21, служащий для формирования определенной длительности сигнала обнуления для счетчика 12 блока 8 управления.Счетчик 11 работает следующим образом. Управляющий вход счетчика 11 подключен к выходу более старшего разряда, чем самый старший из группы разрядов, являющихся выходными. При срабатывании разряда, подключенного к управляющему входу счетчика11, счетчик остацат 51 эается в этом фиксированном состоянии до момента, когда. на его установочный вход придет сигнал, гсотоый обцулит счетч Ек 11. После этога счетггтк снова цаггнет считать входные импульсы.Таким образам, рдостбнерность габот устройстза повышаетс.:. За счет ТОГО, гита Вхадцая ИНГФОМВГГИ 51 ГЭСЭО- ецгзируе 1 ся т;1 с Гон,м сигца.гог,г В блоке синхра 1 цтзации, сгспадыээаотся по ИЛИ значе;птя Вух соседних временных ЕсаНа гтон Цаст ггСТРЕ гг ГгэУППЕ ЭПСГЕЕЦ -тОВ ИЛИ и записьБает. я тэезультатанализа в треГгер результата в спреДЕЛЕНПОЕ ЕРНЬВ И ВТОЬ М ЭЛЕМЕЦТгЭМИ ЗаДЕРЭККИ, ТЕМ Се ьг,ь ИСЭСггГЭгаЕТСЯ ВгЭЗМажЦОСТЬ Вьгсгачтт Ца ВЬ 1;Се,.г,; Стг.;айетва цепратзгшьцгпс рс,эуптэтатовкотоээыс могпи бы Вазцитснутт в рсзуэьтате оаз- ЦЫХ заДЕРКЕ 1 СПРоьтехгодПгИ.;С Е УЗЛВХ устройства при прохажпенэпт атдетьныЦ 1 РВЗРЕГ,ГГЛЕ 1 т ЧИСЕЛ,;га Э.РГоВЭ . - ,.ВИ ацалэгз: - . ЧИПа Егги 1 И;Ц,щэедпрат" аемом устройстэе етскгочается дпитерльцое :; гпяггие случайно ПОПавгг 1 Ей В ЭЕгаЕЦТЬ 1 ПаМЯТИ ПОМЕХИ путем соответствуоСей оргапизацииблотса цамят.1, Информация Во времяанализа моэсет изменяться гсагс в стороеу умень.Опт 51 татс и сторону унепичеция Етрэ еь анапз чисел Ведется таким абра.зом, :.го одновременносэанцивасг 1 с 51 Все р;Зряды Еэтсца"311 м ИСКЛОЧаЕТСя НОЗЕОжцОСТЬ гтОЕЕВПЕН 15 Оше 1 б 1 си в сэтус 1 ае 11 зье 1 ЗНН 51:;1 ггосргэ 1 негинВО ЭСэем 5 анап 13 а а Со О 1 Э 1 У г а из сэбре Ееия Устройство д;5 со 1 эИр овки информации, соцержаеее бпогс аэь 11 иза ЕсоЛИЧЕСттза Единиц бЛОК ССЭаЕЭЭЕц 51,СгкОЕС пам 51 тибпо 1 с управгения, причем тэы- ХОДЫ Олака, а на НИЗ а Калипгэг ТВ а ЕдНИЦ Соединены с первой группой входов блока сравнения, вторая груцг.а нходон КОТОРОГО ЯВЛЯЕТСЯ ВХОДаМИ 1 СО 1 ц.тагэ усэтройства выход триттера р :упьгата ЦНИЦЕТСЯ ВЫХОДОМ УСтРОйгтна,о т И Ч а гл Щ Е Е С Ц ТЕМ, ЧТО, целью повышения достонерпасти работы н цего введены блок синхронизации, счетчик, регистр, ттервьнг и второй элементы задержки и группа элементов ИЛИ причем бгтсэк утгравэтен 1 тя содержит счетч;.1 к,. це 1 герато 1), группу э 11 емеетсэн ИЛИ-НЕ бтеотс г РЯВ 7;.с 1 гин,Формирователь импупьсов по переднемуФронту сигнала, гэаэмироатель импульсов по заднему фронту сигнала,группу ограничительных резисторов игруппу тумблеров задания количестваразрядов сравнения, мажоритарныйэлемент, усилитель, информационныиВход устройства подкпочен к информационному входу. блока синхронизации 10 Входных сигналов, выход которогосоединен с ин 4 ормационнькт входомблака памяти, тактовый вход устройстваподкпочен к тактовому входу блокасинхронизации, к счетному гзходу счет чика, к входам Формирователей импульсов по переднему и згэдеу Фронтамсигнала, к входу б:тогса управления,к Входу усилителя, псэзому вхсду мажоритарного элемента блока управпе Н 115 и гтергзз це;эвьц эпс.ецт заде 1 ээ 1; -си - к Входу уп 1 эавпеция записью реГИСТ 1 ЭаУСТВ НОЕГОгЫй ВХОД УСТ 1 ЭОЙСТиа соединен с установочными входами.Оетч 1 са т регистра, вь;ходы разрядовсчетчика цадкгтючены к адресным Входам блока пам 5 Ти, Вьхад старшего выходного разряда счетчика соединен ссуммируэогтим входом счетчика блокауправления, выходы элементов ИЛИ-НЕ 30 группы блока управления соединены сВэгодами упа.петЭя эыбаркай бг 1 окапаеяти, а Выхотг, уси.цгте;1 я блока управления - с, входом управления запись-чтение блока памяти, выходы разЗ 5 15 т,ггон бпогса памяти сае ицены с инО 1)мациаццоЬ 11 ВХОдагтп Э:1 ИС 1 рар Вгходы которого подключены саответстЭеппо тс 1.:ходам элементов ИЛИ группы,Еэыходы которььс подкл 1 очены к Входам 40 блока анализа количества единиц второй ныход первого элемента задержКн ЕгагтКЛЮЧЕН К ВХОДУ ВТОРОГО ЭЛЕМЕНта затерэкст, вьгход которого соеди 1 гец со сиРт 1 ь 11 входа триг" е 1 эа ре -.уте:тата. информационный вход котарогэ Гадкпочен к выходу Олака сравентя, в блоке управления устаноночцый вход счетчика соеггицсн с вторым ВХОДОМ и г.Ь", ОЦОМ МаЭКОРИТаРНОГО ЭЛЕмента. блока управления Выходы разрядов счетчика соединецы с инфорыационными входами решифратара и с перВой группой входов блока сравнения, 55 вторая группа входов которого соединена с церными выводами ограничительньпс резисторов группы и подвиж -ными контактами группы тумблеровблока управления, неподвижные кон 1278834такты которого подключены к входулогической единицы устройства, вторыевыводы ограничительных резисторовгруппы подключены к входу логического нуля устройства, выход блока сравнения соединен с третьим входом мажоритарного элемента блока управления, выход формирователя импульсовпо переднему фронту блока управлениясоединен с тактовым входом дешифратора блока управления, выходы которого подключены к первым входам элементов ИЛИ группы блока управления,вторые входы которых соединены междусобой и подключены к выходу формирователя импульсов по заднему фронту сигнала блока управления, блок синхронизации содержит первый и второй О-триггеры, причем информационный вход блока синхронизации соединен с Б-входом первого В-триггера, тактовый вход соединен с С-входами первого и второго В-триггеров, прямой выход первого Э-триггера соединен с 10 Э-входом второго Э-триггера, вход логического нуля устройства подключен к Р-входу первого П-триггера и Б-входу второго Э-триггера, выход которого являетсявыходом блока синхро низации.1278834 Сос 7 авитель Иванова Гратвлло Техред В.Кадар Корректор Е. Родактор Л тираж 671Государственногоелам изобретений иМосква, Ж, Рауш Заказ 6839/47ВНИИП Подписноеомитета СССРоткрытийкая наб д ЗОЗ роизводствепно-полиграс)ическое предприятие, г. Ужгород, ул. Проектная