Микропроцессор

/00, 1981. 54) МИКРОПРОЦЕССОР57) Изобретение относи к выч ГОСУДАРСТВЕННЫЙ НОМИТЕТ СССРПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИИ(56) Каган Б.М., Сташинпроцессоры в цифровых сЭнергия, 1979.Авторское свидетельс9 1012266, кл. С 06 Р 1 лительной технике и может быть использовано при построении .специализированных управляюших микро-ЭВМмалого объема и высокой надежности.Цель изобретения - повышение надежности функционирования микропроцессора за счет оперативного контроляего работы. Микропроцессор содержит.блок формирования адреса и признаковперехода, блок памяти микрокоманд,регистр микрокоманд, операционныйблок, блок контроля и элемент И.4 ил.Изобретение относится к вычислительной технике и может быть испольэовано при построении специализированных управляющих микро-ЭВМ малого объема и высокой надежности.Цель изобретения - повышение надежности функционирования микропроцессора путем оперативного контроля его работы.На Фиг. 1 приведена структурная схема микропроцессора; на фиг, 2 функциональная схема блока контроля; на Фиг, 3 - пример выполнения блока формирования адреса и признаков перехода; на фиг. 4 - пример выполнения одной секции операционного блока еМикропроцессор (фиг,1) содержит блок 1 формирования адреса и признаков перехода, блок 2 памяти микро- команд, регистр 3 микрокоманд, операционный блок 4, блок 5 контроля, элемент И 6, вход 7 данных микропроцессора, второй 8 и первый 9 управляющие входы, первый информационный вход 10, выход 11 признака перехода, выход 12 адреса микрокоманд блока Формирования адреса и признаков перехода, входы кода операций 13, управляющий 14 и переноса 15аоперационного блока, выход 16 переноса операционного блока, информационный вход 17 операционного блока. Блок 5. контроля (фиг. 2) содержит шифратор 18 кода операции, шифратор 19 адреса команды, элемент 20 задержки, элемент И 21, регистр 22, триггер 23, блок 24 памяти, схему 25 сравнения.Блок 1 Формирования адреса и признаков перехода (Фиг. 3) выполнен в виде одной БИС (например, К 589 ИК 01) и содержит коммутатор 26 адреса микрокоманд, регистр 27 команд, коммутатор 28 состояний, регистр 29 адреса микрокоманд, формирователи 30 и 3 адреса микроко- манд Операционный блок 4 (Фиг. 4) состоит из микропроцессорных секций, например, (К 589 ИК 02), каждая из которых содержит выходные регистры 32 и 33, регистр 34 данных, регистр 35 адреса, сумматор Зб, мультиплексоры 37 и 38, регистровую сверхоперативную память 39, дешифратор 40 микроопераций.З 0 соединенных с выходами мультиплексо 35 45 5 10 5 20 25 Йа входы блока 1 (фиг. 3) поступают управляющие сигналы У 0-У 7 из блока 2 и сигналы КО-К 7 с входа 7 данных. На вход 8 и далее на вход коммутатора 26 поступает сигнал загрузки микрокоманд (ЗМ) из регистра 3 через открытый элемент И 6, Кроме того, на вход коммутатора 26 с выхода регистра 29 поступают сигналы МО-М, сигналы Ф, С, 2 с выхода коммутатора 28 и сигналы РКО-РКЗ с выхода регистра 27. Выход коммутатора 26 МАО-МА 8 через регистр 29 и Формирователи 30 и 31 соединен с выходом 12 блока 1 и адресным входом блока2. Входы 13 и 14 блока 4 служат для передачи с регистра 3 кода микрооперации соответственно на входы дешифратора 40 и мультиплексора 38.На вход 15 поступает сигнал переноса из блока 1, который затем передается в сумматор 36, Сигнал переносас выхода переноса сумматора Зб поступает на выход 16. Вход 17 блока 4используется для передачи данных свхода 7 микропроцессора через мультиплексор 37 и сумматор 36, Сумматор выполнен по классической схемеи имеет два многоразрядных входа,ров 37 и 38, через которые передаются данные с входа 7, из регистров 39 СО ЗУ и регистра 34. Кроме того, с сумматора Зб информация поступает на регистр 35 адреса и через выходной регистр 33 - на адресные выходы,На адресные входы блока 5 поступает адрес следующей команды. На шифраторе 19 адреса команды происходит расшифровка" адреса. На выходе шифратора 9 получают информацию не всегда, а при поступлении на его вход нужного адреса, в данном случае адресов, по которым выполня-. ются команды условных и безусловного переходов. При этом каждому входному адресу соответствует "свой" выходной адрес, количество которыхограничивается объемом блока 24 памяти, В последнем предварительно записаны адреса двух следующих переходов, которые поступают на вторую группу входов узла сравнения. В процессе работы при сравнении одного иэ следующих адресов с одним из записанных в блок 24 памяти на выходе схемы 25 сравнения вырабатывается признак, На входы шифратора18 кода операции поступает код опе - рации. При поступлении кода операции условных или безусловного переходов на выходе шифратора 18 вырабатывается единичный уровень, с помощью сигнала на первом входе элемента И 21 можно маскировать прохождение режима контроля,Микропроцессор работает следующим образом.оМикрокоманды, управляющие работоймикропроцессора на каждом такте,хранятся в блоке 2 памяти микрокоманд и считываются оттуда на регистр3 микрокоманд, Адресная члсть микрокоманды, участвующая в формированииадреса следующей микрокоманды, поступает помимо регистра 3 через входблока 1 микропрограммного управления на вход коммутатора 26 адресамикрокоманд.Формирование адреса следующеймикрокоманды производится коммутатором 26 из семиразрядного входногокода УО-У 6, адреса текущей микрокоманды МО-М 8, поступающей с выходарегистра 29, и кода состояния триггеров коммутатора 28 (Ф, С, 2). Регистр 3 микрокоманд имеет несколькополей, коды которых задают режим работы блоков микропроцессора. Для управления блоком 4 используются кодыпервого и второго выходов регистра3 микрокоманд, которые поступают соответственно на вход дешифратора 40микроопераций и мультиплексора 38.Код с третьего выхода регистра 3 микрокоманд управляет процессом обменаинформацией между блоком 1 и блоком4 (запись через вход переноса блока 411 в коммутатор 28 сигналов переносаиз блока 4 и выдачу сигналов с выхода коммутатора 28 (выход 11) навход 15 блока 4. Последний получаетинформацию с входа 7 микропроцессора 4через мультиплексор 37 и производитее обработку в сумматоре 36. Результаты с выхода регистра 32 выдаютсяна выход данных блока 4, а с выходарегистра 33 - на выход адреса блока 114. Для обращения к началу микропрограммы операции используется код КОК 7, поступающий из внешней памятикоманд навход 7, При наличии вмикрокоманде сигнала загрузки (ЗМ), упоступающего с выхода 3 микрокомандчерез открытый элемент И 6 на вход8 блока 1, формирование адреса следующей микрокоманды производитсятолько по коду операции.По сигналу начального пуска наадресных выхоцах блока 4 устанавливается адрес первой операции программы, который поступает во внешнююпамять, выход триггера 23 устанавливается в единичное состояние (сигналы не приведены), регистр 22 обнулен,а в блок 24 памяти записан адреспервой команды перехода.Далее по сформированному адресупроисходит считывание информации свнешней памяти и код операции формирует адрес следующей микрокоманды(при наличии сигнала ЗМ). При поступлении команды перехода на схеме 25должно произойти сравнение адреса,по которому записана команда перехода, с одним из адресов, записанным в блоке 24 памяти, После считывания кода операции с внешней памяти на выходе шифратора 18 кода операции устанавливается единичный уровень, который записывается по задержанному на элементе 20 задержки втриггер 23 при наличии нулевого сигнала на входе установки в ноль триг -гера 23, т.е. на инверсном выходетриггера 23 находится нулевой уровень при поступлении команды перехода и несравнении адресов на схеме25. Этот нулевой уровень блокируетдальнейшие выполнения программы: неразрешает прохождение сигнала ЗМ через элемент И 6 на вход блока 1. Приналичии единичного сигнала на выходесхемы 25 сравнения в триггер 23 информация с информационного входатриггера не записывается, Одновременно адрес поступает на входы шифратора 19 и после "расшифровки" записывается по сигналу с выхода регистра 3 микрокоманд в регистр 22,т.е, на выходе блока 14 памяти устанавливается новая информация и навыходе схемы 25 сравнение - признакнесравнение". Сигнал на шестомвыходе регистра 3 микрокоманд формируется в следующей после сигналаЗМ микрокоманде,Формула изобретенияМикропроцессор, содержащий блок памяти микрокоманд, операционный блок, регистр микрокоманд, блок формирования адреса и признаков перехо 5 12 да, выход адреса микрокоманд которого соединен с адресным входом блокапамяти микрокоманд, выход признака перехода блока формирования адреса и признаков перехода соединен с входом переноса операционного блока, выход переноса которого соединен с первым информационным входом блока формирования адреса и признаков перехода, выход поля адреса микрокоманд блока памяти микрокоманд соединен с вторым информационным входом блока формирования адреса и признаков перехода, выход поля микрокоманд блока памяти микрокоманд соединен с информационным входом регистра микрокомацц, первый и второй выходы поля микроопераций регистра микро- команд соединены соответственно с входом кода операций и управляющим входом операционного блока, первый выход поля синхронизации регистра микрокоманд соединенс первым управляющим входом блока формирования адреса и признаков перехода, информационный вход операционного блока подключен к входу данных микропроцессора, информационный выход операционного блока является выходом данных микропроцессора, о т л и ч а - ю щ и й с я тем, что, с целью повышения надежности функционирования путем оперативного контроля его работы,. он содержит блок контроля и элемент И, выход которого соединен с вторым управляющим входом блока формирования адреса и признаков перехода, второй выход поля синхронизации регистра микрокоманд соединен с первым входом элемента И и входом синхронизации блока контроля, вход данных микропроцессора подключен к 73939 Ьтретьему управляющему входу блокаформирования адреса и признаков перехода и к первому информационыомувходу блока контроля, выход которого соединен с вторым входом элемента И, первый и второй выходы поляуправления контролем регистра микрокоманд соединены соответственнос первым и вторым разрешающими вхо дами блока контроля, второй информационный вход которого соединен садресным выходом операционного блока, причем блок контроля содержитшифратор кода операции, шифратор 15 адреса команды, регистр, блок па -мяти, схему сравнения, элемент И,элемент задержки и триггер, нулевойвыход которого является выходом блока контроля, информационный вход 20 триггера соединен с выходом элемента И, первый вход которого являетсяпервым разрешающим входом блока конт.роля, а второй вход элемента И соединен с выходом шифратора кода опе рации, вход которого является первыминформационным входом блока контроля, вход синхронизации которого через элемент задержки подключен ксинхровходу триггера, вход установ ки в 0 которого соединен с выходомсхемы сравнения, первый вход которой подключен к второму информационному входу блока контроля, второй информационный вход которого также подЗ 5 ключен к входу шифратора адреса команды, выход которого соединен с информационным входом регистра, выход которого соединен с адресным входом блока памяти, выход которого соединен щ с вторымвходом схемы сравнения, входсинхронизации регистра является вторым разрешающим входом блока контроля.1273939 12 Составитель Д. Ванюхинедактор С. Лисина Техред П.Сердюкова ектор С. Шекм 478/47 Тираж 671 ПодпиВНИИПИ Государственного комитета СССРпо делам иэобретений и открытий13035, Москва, Ж, Раушская наб д. 4/5 сно ак Проиэводственно-полиграфическое предприятие, г. Ужгород, ул. Проектная