Устройство для дистанционного программного управления электроприводными механизмами

(50 4 С 05 В 19/О РЩ 3 Яз.я У О Т К АВТ ОСУДАРСТВЕНКЫЙ КОМИТЕТ СССРО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ ПИСАНИЕ ИЗОБР(71) Всесоюзный научно-исследовательский и проектно-конструкторский институт по трубопроводным контейнернымсистемам(56) Авторское свидетельство СССРР 773672, кл, С 08 С 19/16, 1979,Авторское свидетельство СССРУ 1071999, кл. С 05 В 19/08,С 08 С 19/16, 1982,(54) УСТРОЙСТВО ДЛЯ ДИСТАНЦИОННОГОПРОГРАММНОГО УПРАВЛЕНИЯ ЭЛЕКТРОПРИВОДНЫМИ МЕХАНИЗМАМИ(57) Изобретение относится к системамавтоматики и может быть использованов автоматизированных системах управления машинами, механизмами, поточными линиями и т. д. Целью изобретенияявляется повышение быстродействия иупрощение конструкции. Принцип дей- .ствия устройства рассмотрен на примере работы электропривода механизма взависимости от результата вычисленияфункции а , а . а, а + а а . На первом такте активизируется верхняя шина 39 блока задания программы 34, ина командных шинах С 1, С 5, С 9, С 10появятся сигналы, обеспечивающие подачу входного сигнала а 2 через элементы И 3, 8 и ИЛИ 11 на первый входвычислительного блока 23, а переменной а 4 из блока 30 оперативной памяти - на вход блока 5 коммутации и через элементы И 21 и ИЛИ 22 на второйвход блока 23. Полученный на выходеблока 23 результат вычисления функцииа а за счет команды с шины СЗ запишется в первый триггер памяти 10 блока 5. На втором такте активизируетсявторая шина 39 блока 34 и под действием команд с шин С 4, С 17, С 9, С 10переменная а 1 из блока 30 через элементы считывания 33, И 21 и ИПИ 22блока 5, а также результат а а 4 через элементы И 9 и ИЛИ 11 поступаютна входы блока 23, на выходе которогопоявляется результат а а 4 а который запишется в блок 30. На третьемтакте активизируется третья шина 39блока 34 и под действием команд с шин дС 4, С 5 результат а а 4а из блока30 через элементы 33, 7 и 11 блока 5 Споступит на первый вход блока 23, апод действием команд с шин С 2, С 6, С 8 фС 10 сигнал аэ через элементы 3, 14,,16 поступит на вход триггера 17 памя-.ти и одновременно через .элементы И 20 ,и ИЛИ 22 сигнал аэ поступит на второй,вход блока 23, где на его выходе . "появится результат а-а 4 а а , кото- фф 1рый по команде с шины С 15 запишется вэлемент 32 памяти. На четвертом такте Фвактивизируется четвертая шина 39 блока 34, и в результате аналогичныхдействий на выходе блока 23 появится,результат а а, который запишетсяв триггер 10 памяти. На пятом такте ,фьактивизируется пятая шина 39 блока34, на выходе блока 23 появится результат а а. а, а + а ау, которыйпод действием команды с шины С 14 по"ступит в выходной блок 29. 3 и,ф-лы, 1 ил.7614заны) по команде из программного блока 34,В устройстве запись информации,поступившей на верхние входы элементов 32 памяти, осуществляется по заднему фронту импульсов (команд) С 15 иС 16. Реализация такого режима работыэлементов памяти возможна при использовании стандартных триггеров.10 Дешифраторы 27 и 31, управляющиеэлементами 28 и 33 считывания соответственно, имеют по два выхода, одиниз которых в зависимости от значениякоманды с шины С 13 для дешифратора 2715 и С 17 для дешифратора 31 активизируется.Верхние выходы дешифраторов 27 и 31активизируются, т, е. принимают значения, соответствующие сигналу логи 20 ческой1 а нижние выходы активизируются при наличии на входах С 13 иС 17 сигналов, соответствующих логическому "0",Условимся, что на всех остальных25 дешифраторах, кроме 41, верхние выходы активизируются при наличии на вхо дах сочетания сигналов " 10", средние11выходы " при сочетании сигналов 0на входах , а нижние выходы - при с оЗ 0 че танин сигналов " 1 1 " на входах ,Генератор 4 3 импульсов подает импуль сы на счетчик 4 2 импульсов . Сигналы с выходов счетчика 4 2 поступаютна входы д ешифр атор а 4 1, при этом навыходах последнего поочередно сверху35вниз активизируются горизонтальныешины 39,Блок 30 оперативной памяти работает,следующим образом.Информация, поступающая на верхниевходы элементов 32 памяти, записывается в них только тогда, когда нанижних входах присутствует команда,разрешающая запись с шины С 15 для45 верхнего элемента 32 памяти и. с шиныС 16 для нижнего элемента 32 памяти,т. е. информация записывается в верх-.ний элемент 32 памяти только тогда,когда команда с шины С 15 принимаетзначение, соответствующее сигналу ло 50гической 1а в нижний элемент 321 11памяти - только тогда , когда командас шины С 1 6 принимает значение , с оотв ет ствующее сигналу логической " 1 " . 125Изобретение относится к системамавтоматики и может быть использованов автоматизированных системах управления машинами, механизмами, поточными линиями и т дЦелью изобретения является повышение быстродействия и упрощение конструкции еНа чертеже представлена функциональная схема устройства для дистанционного программного управления,электроприводными механизмами,Устройство состоит из входногоблока 1, содержащего дешифратор 2,элементы И 3 и общий выход 4, блока 5коммутации, содержащего дешифратор 6,элементы И -9, триггер 10 памяти,элемент ИЛИ 11, дешифратор 12, элементы И 13-15, элемент ИЛИ 16, триггер 17 памяти, дешифратор 18, элементы И 19-21 и элемент ИЛИ 22, вычислительного блока 23, содержащего элементы ИСКЛЮЧАЮЩЕЕ ИЛИ 24, элемент ИЛИ25, элемент И 26, дешифратор 27 иэлементы 28 считывания, выходного,блока 29, блока 30 оперативной памяти, содержащего дешифратор 3 1, элементы 32 памяти и элементы 33 считывания, и блока 34 задания программы,содержащего вертикальные шины 35, инверторы 36, диоды 37, клемму 38 питания, горизонтальные шины 39, резисторы 40, дешифратор 41.и счетчик 42импульсов. Устройство содержит такжегенератор 43 импульсов.На чертеже обозначены командныешины С 1, , С 17, по которым посту- .пают соответствующие команды из программного блока, двоичные переменные,Ы и ц 4, которые были вычислены ранееи записаны в элементы 32 памяти блока30 оперативной памяти сигналы с 12,й 3, ц 5 на входах входного блокапоступающие от дискретных датчиков(не показаны),К клемме 38 подключается источникнапряжения питания устройства.Двоичные переменные а 1 и а 4, записанные в блоке 30 оперативной памя"ти, распределены следующим образом:переменная а 1 записана в верхнем элементе 32 памяти, а переменная о 4 - внижнем элементе 32 памяти блока 30оперативной памяти,Выходной блок состоит из стандарт"ных ячеек памяти и соответствующихусилителей (не показаны), передающихлогические сигналы из ячеек памяти наэлектроприводные механизмы (не пока" Считывание информации из элементов 32 памяти осуществляется с помощью дешифратора 3 1 и элементов 33 считы- . ва ния . В качестве элементов 3 3 считы"12576ванпя можно использовать двухвходовыелогические элементы И. Для управлениядвумя элементами 33 считывания достаточно. одной команды с шины С 17, поступающей на вход дешифратора 315Если команда с шины С 17 принимаетзначение, соответствующее сигналу логической "1" то активизируется верхний выход дешифратора 31 и на нижнийвход верхнего элемента 33 считывания 1 Опоступает сигнал логической "1", разрешающий считывание информации изверхнего элемента 32 памяти. При этомс нижнего выхода дешифратора 31 нанижний элемент 33 считывания поступа ет сигнал логического "0", запрещающий считывание из нижнего элемента 32памяти,Если команда с шины С 1 имеет значение, соответствующее сигналу логического "0", то активизируется нижнийвыход дешифратора 31 и сигнал логической "1", поступив на верхний входнижнего элемента 33 считывания, разрешит считывание информации из нижне.25го элемента 32 памяти. При этом сверхнего выхода дешифратора 31 на нижний вход верхнего элемента 33 считы 11 1вания поступит сигнал логического 0запрещающий считывание информации из 30верхнего элемента 32 памяти,Если при выполнении операций накаком-либо такте не пользуются темипеременными, которые записаны в блоке30 оперативной памятч, то элементы И З 57, 15 и 21 будут заперты сигналами,поступающими с нижних выходов дешифраторов 6, 12 и 18 соответственно.Таким образом, информация хотя исчитывается из нижнего элемента 32 фпамяти блока 30 оперативной памяти,однако на работу блока 5 коммутациив данном случае не влияет.Вычислительный блок 23 работаетследующим образом.45На первый (верхний) и второй (нижний) входы вычислительного блока 23поступает информация с соответствующих выходов блока 5 коммутацииНавходах вычислительного блока 23 стоят 5 Оэлементы ИСКЛ 10 ЧАЮЩЕЕ ИЛИ 24, которыев зависимости от реализуемой программы пропускают перменные информационные сигналы без изменения или инвертируя их в зависимости от команд сшин С 11 и С 12. С выходов элементов 24переменные сигналы поступают на входыэлементов ИЛИ 25 и И 26. 14 4На выходе элемента ИЛИ 25 появляртся сигнал, соответствующий логической суще переменных, поступивших наего входы, а на выходе элемента И 26 -сигнал, соответствующий логическомупроизведению переменных, поступившихна его входы,Для получения на выходе вычислительного блока 23 логической суммыпеременных сигналов, поступивших наего входы, необходимо произвести считывание результата вычисления из элемента 25. Для этого команда с шиныС 13, поступающая на вход дешифратора27, должна принять значение, соответствующее логической "1". При этом активизируется верхний выход дешифратора 27 и результат вычисления из элемента 25 через верхний элемент 28считывания поступает на выход вычислительного блока 23,Для получений на выходе вычислительного блока 23 логического произведения переменных сигналов необходимо произвести считывание результатавычисления из элемента 26, что достигается подачей на вход дешифратора 27 команды с шины С 13, имеющейзначение, соответствующее сигналу логического "0".На одном такте блок 23 может вычислить одну из следующим логическихфункций; А А АА А 1, А, А++ А, где А, и А - входы блока 23,А - есть инверсия А.Принцип действия устройства рассмотрим на примере работы электропривода механизма в зависимости от результата вычисления функции О д4д,+а, о3На первом такте активизируется первая верхняя) шина 39 блока 34 задания программы и логические нули через соответствующие диоды 37 поступают на элементы НЕ 36, где инвертируются, и на командных шинах С 1, С 5, С 9, С 10 появляются единичные команды, соответственно обеспечивающие подачу входного сигнала а 2 через элемент И 3, общий выход 4, элементы И 8 и ИЛИ 11 на первый вход вычислительного блока 23, переменной О 4 из блока 30 через нижний элемент 33 считывания - на вход блока 5 коммутации и через элементы И 21 и ИЛИ 22 на второй вход выччслителъного блока 23, где по команде с шины С 12 элемент ИСКЛ 10 ЧАЮЩЕЕ5 1257 ИЛИ 24 инвертирует переменную а 4. По- лученный на выходе вычислительного блока 23 результат вычисления Функциио . а за счет команды с шины СЗ за 2 4писывается в первый триггер 10 памяти блока коммутации 5.,На втором такте активизируется вторая шина 39 блока 34 задания про" граммы и под действием команд с шин С 4, С 17, С 9, С 10 двоичная переменная 10 с 11 из блока 30 через верхний элемент 33 и элементы И 21 и ИЛИ 22 блока 5 коммутации, а также результат вычисления функции Ог О 4 через элементы И 9 и ИЛИ 1 1 поступают на входы вы числительного блока 23, на выходе которого появляется результат вычисления Функции О.а 4 а , который под действием, команды с шины С 16 записывается в блок 30 оперативной памяти. 20На третьем такте активизируется третья шина 39 блока 34 задания программы и под действием команд с шин С 4, С 5 результат вычисления функции О 04 а, из блока 30 оперативной па мяти. через нижний элемент 33 считывания и элементы И 7 и ИЛИ 11 блока 5 коммутации поступает на первый вход вычислительного блока 23, а под действием команд с шин С 2, С 6, С 8, С 10 з 0 входной сигнал ОЗ через элемент 3 совпадения, общий выход 4, элементы И 14 и ИЛИ 16 поступает на вход второго триггера 17 памяти и одновременно через элементы И 20 и ИЛИ 22 сиг 35 нал 3 поступает на второй вход блока 23, где по команде с шины С 12 эле" мент 24 инвертирует сигнал о 3, и на выходе вычислительного блока 23 появляется результат вычисления функции О, 04 а, Й, который по команде с шины С 15 записывается в элемент 32 памяти блока 30 оперативной памяти,614 бманде с шины СЗ записывается в первыйтриггер 10 памяти.На пятом такте активизируется пятая шина 39 блока 34 задания программы и на командных шинах С 9, С 10, С 4,С 1 появляются команды, обеспечивающие подачу результата вычисления функции о, а 4. а, а из блока 30 оперативной памяти через верхний элемент33, элементы И 21 и ИЛИ 22 на второйвход вычислительного блока 23, а результата вычисления функции д ачерез элементы И 9 и ИЛИ 11 - на пер,вый вход вычислительного блока 23,на выходе которого под действием команды с шины С 13 появляется результатВЫЧИСЛЕНИЯ ФУНКЦИИ О, 04 а, а + С акоторый под действием команды с шиныС 14 поступает в выходной блок 29 и далее через усилитель (не показан)на электроприводной механизм (не показан),На четвертом такте активизируется ф 5четвертая шина 39 блока 34 задания программы и под действием команд с шин С 1, С 2, С 5 входной сигнал 8 5 через элемейт И 3, общий выход 4 и эле- менты И 8 и ИЛИ 11 поступает на первый вход вычислительного блока 23 а под действием команды с шины С 9 сигнал аЗ, записанный на предыдущем такте в триггер 17, через элементы И 19 и ИЛИ 22 поступает на второй вход вы числительного блока 23, на выходе которого появляется результат вычиспения функции Ос 1, который по коКак видно из приведенного примера, введение блока 5 коммутации и обратной связи между выходом вычислительного блока 23 и входом блока 5 коммутации позволяет вычислить предложенную функцию за 5 тактов (в устройстве-прототипе на вычисление этой же Функции потребовалось бы 10 тактов, так как в этом случае еще 5 тактов необходимы для записи одной переменной в триггер записи вычислительного блока, т, е, каждый раз перед вычислением Функции требовался бы отдельный такт на запись одной из двух переменных).Уменьшение числа тактов сокращает так же в блоке 34 задания программы число горизонтальных шин, количество диодов и выходов дешифратора.Таким образом, использование изобретения повышает быстродействие и упрощает конструкцию устройстваФормула изобретения 1. Устройство для диета.нционного программного управления электроприводными механизмами, содержащее входной блок, вычислительный блок, соединенный выходом с блоком оперативной памяти и с выходным блоком, блок задания программы, генератор импульсов, отличающееся . тем, что, с целью повышения быстродействия и упрощения конструкции, в него введен блок коммутации, состоящий из трех14 8параллельно подключенных канала, каждый из которых состоит из последовательно соединенных элементов памятии считывания, первые входы элементовпамяти подключены к входу блока оперативной памяти, вторые входы элементов считывания соединены с выходамидешифратора, выходы подключены к выходу блока оперативной памяти, а вто-рые входы элементов памяти и входдешифратора соединены с соответствующими командными шинами блока заданияпрограммы,3. Устройство по п,1, о т л и ч аю щ е е с я тем, что вычислительныйблок содержит дешифратор, последовательно соединенные первый элементИСКЛЮЧАЮЩЕЕ ИЛИ, элемент ИЛИ и первыйэлемент считывания, а также последовательно соединенные второй элементИСКЛЮЧАЮЩЕЕ ИЛИ, элемент И и второйэлемент считывания, первые входы первого и второго элементов ИСКЛЮЧАЮЩЕЕ ИЛИ являются первым и вторым входами вычислительного блока соответственно, выходы первого и второгоэлементов ИСКЛЮЧАЮЩЕЕ ИЛИ подключенык вторым входам элементов И и ИЛИ соответственно, элементы считываниявторыми входами соединены с выходамидешифратора, а выходами объединены иподключены к выходу вычислительногоблока, вход дешифратора и вторые вывходы элементов ИСКЛЮЧАЮЩЕЕ ИЛИ соединены с соответствующими команднымишинами блока задания программы.14. Устройство по п.1, о т л и ч аю щ е е с я тем, что блок заданияпрограммы содержит счетчик импульсов,дешифратор, командные шины с последовательно соединенньпа резисторамии инверторами, горизонтальные шины,подключенные через дешифратор к выходам счетчика импульсов, и диоды, соединяющие горизонтальные и командныешины, а вход счетчика импульсов является входом блока задания программы. 35 7 125 6 дешифраторов, трех элементов ИЛИ, первого и второго триггеров памяти и девяти элементов И, причем первый элемент И, а также первый триггер памяти первыми входами соединены с вы ходом вычислительного блока, второй, третий и четвертый элементы И первыми входами подключены к выходу входного блока, пятый, шестой и седьмой элементы И первыми входами соединены 10 с выходом блока оперативной памяти, восьмой элемент И входами подключен к выходу первого триггера памяти и к первому выходу первого дешифратора, второй и пятый элементы И вторыми 15 .входами соединены с вторым и третьим выходами первого дешифратора соответственно, первый элемент ИЛИ входами подключен к выходам восьмого, второго и пятого элементов И, а выходом - к 20 первому входу вычислительного блока,первый, третий и шестой элементы Ивторыми входами соединены с первым,вторым и третьим выходами второго дешифратора соответственно, второйэлемент ИЛИ входами подключен к выходам первого, третьего и шестого эле.ментов И, а выходом через последовательно соединенные второй триггерФдевятый элемент И и третий элементИЛИ подключен к второму входу вычислительного блока, девятый, четвертыйи седьмой элементы И вторыми входамисоединены с первым, вторым и третьимвыходами третьего дешифратора соответственно, четвертый и седьмой элементы И выходами подключены к второмуи третьему входам третьего элементаИЛИ, первый триггер памяти вторымвходом и все дешифраторы обоими входами соединены с соответствующими командными шинами блока задания прог"рамм, вход которого подключен к выходу генератора импульсов.2. Устройство по п.1, о т л и ч аю щ е е с я тем, что блок оперативной памяти содержит дешифратор и дваТираж 836И Государственного комиелам изобретений и откМосква, Ж, Раушская Подписноета СССРтийаб д. 4/5