Устройство для контроля отклонений сопротивлений от заданных зон допуска

)4 СОК 27 08 ГОСУДАРСТВЕННЫЙ НОМИТЕТ СССР ПО ДЕЛАМ ИЭОБРЕТЕНИЙ И ОТНРЫТ ИСАНИЕ ИЗОБР ТЕЛЬСТ Н АВТОРСКОМ идзе, Р.Г,1(088.8)свидетелцс01 В. 17/Оидетелцств01 К 27/ оцад тво СССР 2, 1978. о СССР08, 1972.(54) УСТРОЙСТВО ДЛЯКЛОНЕНИИ СОПРОТИВЗОН ДОПУСКА(57) Изобретение оконтрольно-измеритможет быть исполцэактивного сопротив КОНТРОЛЯ ОТНЯВ ОТ ЗАДАННЫХ тносится к областиелькой техники новано для контроляпения электрорадио(21) 3783616/24 (22) 02.08.84 (46) 5.08,86. (71) Всесоюзный ский проектно-к тут технологии малой мощности (72) Т.Г.Зедгин и К.И.Читишвили (53) 621. 317. 33 (56) Авторское 9 712763, кл. САвторское св В 453649, кл. С юл. Ф 30аучно-исследовательструкторский инстиектрических машин элементов, электрооборудования иэлектрических цепей, в частности дляконтроля сопротивления обмоток электрических машин и аппаратов. Цельюизобретения является повышение достоверности контроля за счет улучшенияпомехоустойчивости устройства. Дляэтого в устройство введены блок подавления помехи, двухпороговый компаратор, индикатор и буферный блок. Повьппение помехоустойчивости позволилона порядок повысить точность контроля и расширить диапазон контролируемых сопротивлений как по видам проволочных сопротивлений, резисторов, обмоток электрических машин и т,п., таки по их величине, т.е, в сторону малых и в сторону больших сопротивленийУстройство просто в настройке и эксплуатации и не требует высокостабилцного источника питания. 2 з.п.ф-лы,1 илИзобретение относится к контрольноизмерительной технике и может быть использовано для контроля активного сопротивления электрорадиоэлементов, электрооборудования и электрических цепей, в частности для контроля сопротивления обмоток электрических машин и аппаратов.Цель изобретения - повышение достоверности контроля путем улучшения помехоустойчивости устройства.На чертеже приведена функциональная схема устройства.Устройство содержит первый источ 15ник 1 постоянного напряжения, измерительную схему 2, блок 3 дифференциальных усилителей, двухпороговыйкомпаратор 4, буферный блок 5, логический блок 6, индикатор 7, блок 8подавления помехи, клемму 9 для подключения контролируемого сопротивления, первый 10 и второй 11 пороговые компараторы, первый 12 и второй 13 буферные повторители, первый 14 и второй 15 элементы И-НЕ,конденсатор 16, первый 17 и второй 18 усилители помехи, первый 19и второй 20 диоды, первый 21 и второй 22 балластные резисторы, компаратор 23, первый 24 и второй 2530фильтры, третий элемент 26 И-НЕ,первый 27, второй 28, третий 29 ичетвертый 30 КЯ"триггеры, четвертыйэлемент 31 И-НЕ, первый 32 и второй 33 инверторы, первый 34, второй 35 и третий 36 светодиоды, кноп ку 37 "Пуск", кнопку 38 "Исходноеположение", первый 39 и второй 40резисторы питания, первый 41 и второй 42 эталонные резисторы, первый 43, второй 44 и третий 45 дифференциальные усилители, контролируемое сопротивление 46 второй источник 47 постоянного напряжения ишину 48 "Плюс" логического блока,причем первый, второй, третий ичетвертый выходы измерительной схемы 2 подключены соответственнок первому, второму, третьему и четвертому входам блока 3 дифференци- Оальных усилителей, пятый вход которого присоединен к клемме 9 для подключения контролируемого сопротивления, а шестой вход - к общей шине,первый, второй и третий выходы бло- Бка 3 дифференциальных усилителей подключены соответственно к первому,второму и третьему входам двухпорогового компаратора 4, первый и второй выходы которого подключены соответственно к первому и второму входам буферного блока 5, первый и второй выходы которого подключены соответственно к первому и второму входам логического блока 6, третий вход которого подключен к первому входу блока 8 подавления помехи, первый вход которого присоединен к общей шине, а второй через конденсатор 16 - к клемме 9 для подключения контролируемого сопротивления, первый, второй и третий выходы логического блока 6 подключены соответственно к первому, второму и третьему входам индикатора 7, а шина 48 "Плюс" к положительному полюсу второго источника 47 постоянного напряжения.Логический блок содержит первый 14, второй 15, третий 26 и четвертый 31 элементы И-НЕ, первый 27, второй 28, третий 29 и четвертый 30, КБ-триггеры, первый 32 и второй 33 инверторы, кнопку "Пуск", кнопку "Исходное положение", а также первый 39 и второй 40 резисторы питания, причем первые входы первого 14 и второго 15 элементов И-НЕ образуют соответственно первый и второй входы логического блока 6, вторые входы соединены между собой и с первым входом третьего 26 элемента И-НЕ, который образует третий вход логического блока 6, Третьи входы первого 14 и второго 15 элементов И-НЕ соединены между собой и подключены к второму входу третьего 26 элемента И-НЕ и прямому выходу четвертого КЯ-триггера 30, Четвертые входы первого 14 и второго 15 элементов И-НЕ соединены между собой и подключены к инверсному выходу первого КЯ-триггера 27, Выход первого 14 элемента И-НЕ подключен к 8-входу второго В 5-триггера 28, выход второго 15 элемента И-НЕ - к Я-входу третьего КБ-триггера 29, а выход четвертого 31 элемента И-НЕ образует третий выход логического блока 6, Первые выводы первого 39 и второго 40 резисторов питания соединены между собой н подключены к шине 48 "Плюс", Второй вывод первого резистора 39 питания подключен к Б-входу четвертого КБ-триггера и через кнопку "Пуск" к общей шине, К-входы первого 27, второго 28, третьего 29 н четверто 3 250 го 30 КЯ-триггеров соединены в одну точку, которая подключена к второму выводу второго резистора 40 питания и через кнопку "Исходное положение" к общей шине. Прямые выходы второго 28 и третьего 29 КЯ-триггеров подключены к входам первого 32 и второго 33 инверторов, выходы которых образуют соответственно первый и второй выходы логического блока 6, 1 О инверсные выходы второго 29 и третьего 30 КЯ-триггеров подключены соответственно к первому и второму входам четвертого элемента И-НЕ 31, третий вход которого присоединен к пря мому выходу первого КЯ-триггера 27,Блок 8 подавления помехи содержит первый 17 и второй 18 усилители помехи, первый 19 и второй 20 диоды, первый 21 и второй 22 балластные 20 резисторы, компаратор 23, первый 24 и второй 25 фильтры, причем инвертирующий вход первого 17 усилителя помехи соединен с неинвертирующим входом второго 18 усилителя помехи в общую точку, которая. образует первый вход блока 8 подавления помехи, инвертирующий вход второго 18 усилителя помехи соединен с неинвертирующим входом 30 первого 7 усилителя помехи в общую точку, которая образует второй вход блока 8 подавления помехи, выход первого 17 усилителя помехи через диод, первый фильтр 24 и первый 21 балластный резистор подключен к инвертирующему входу компаратора 23, выход второго 18 усилителя помехи через второй диод 20, второй фильтр 25 и второй 22 балластный резистор - так же к инвертирующему входу компаратора 23; выход которого образует выход блока б подавления помехи.Блок 3 дифференциальных усилителей состоит из первого 43, второго 4445 и третьего 45 дифференциальных усилителей инвертирующие входы которых образуют соответственно первый, третий и пятый входы блока Э дифференциальных усилителей, второй, четвер тый и шестой входы - соответственно второй, четвертый и шестой входы блока 3 дифференциальных усилителей, а выходы - соответственно первый, второй и третий выходы блока Э дифферен д 5 циальных усилителей.Контролируемое сопротивление 46 подключается между клеммой 9 для под 986ключения контролируемого сопротивления и общей шиной.Устройство функционирует следующим образом.Подключается источник 1 питания и нажатием кнопки 38 "Исходное положение" па пр.-.:"с: выходах КЯ-триггеров 27 - 30 устанавливается нулевой сигнал. При этом четвертый КЯ-триггер 30 блокирует первый 14, второй 15 и третий 26 элементы И-НЕ, на выходах которых устанавливаются сигналы "1". Сигналы "1" устанавливаются также на выходах инвертеров 32, 33 и четверто" го элемента И-НЕ 31, в результате чего отсутствуют сигналы на индикаторах 34 - 36, Предположим, что до момента нажатия кнопки 32 "Пуск" на зажимах контролируемого сопротивления 46 обнаруживается сигнал помехи в виде переменных напряжений или в виде импульсов любой полярности, обусловленных наводками и внутренними переходными процессами, Тогда благодаря наличию буферных повторителей 12 и 13 напряжений предназначенных для временного сдвига задержки сигналов) прохождение сигнала от зажимов контролируемого сопротивления 46 до входов элементов И-НЕ 14, 15 и 26 занимает больше времени со стороны дифференциального усилите- . ля 45, чем со стороны усилителей 17 и 18 помехи. При этом усилители 17 и 18 помехи усиливают сигнал помехи, причем первый усилитель 17 помехи реагирует на отрицательные перепады (всплеск) напряжения помехи, а второй усилитель 18 помехи - на положительные перепады (всплески) напряжения помехи, которые детектируются диодами 19 и 20 и в положительной полярности подаются через балластные сопротивления 21 и 22 к инвертирующему входу компаратора 23, который выдает на выходе сигнал "0". В результате блокируются первый, второй и третий элементы ИНЕ 14, 15 и 26 и процесс контроля приостанавливается до тех пор, пока на зажимах контролируемого сопротивления 46 не исчеэнут или затухнут помехи. После нажатия кнопки "Пуск" происходит разблокировка первого, второго и третьего элементов И-НЕ 14, 15 и 26 со стороны прямого выхода триггера 30, но блокировка этих же элементов со стороны компаратора 235 2509 продолжается, Как только на зажимак контролируемого сопротивления 46 исчезнут сигналы помехи, на входах усилителей 17 и 18 помехи и на инвертирующем входе компаратора 235 установится нулевое напряжение. При этом компаратор 23, вьжод которого настроен на выдачу при нулевом напряжении на инвертирующем входе сигнала "1", раэблокировывает элемен О ты И-НЕ 14, 15 и 26.Предположим, что контролируемое сопротйвление 46 находится в пределах нормы. Тогда проходящий через сопротивления 41, 42 и 46 ток 15 вызывает падение напряжения на зажимах сопротивления 46 больше, чем на зажимах сопротивления 42, и меньше, чем на зажимах сопротивления 41, При этом на выходах пороговых компара торов 10 и 11 устанавливается сигнал "0", который подается через буферные повторители 12 и 13, соответственно к первым входам элементов ИНЕ 14 и 15, на выходах которых со храняются сигналы "1", а на выходе третьего элемента И-НЕ 26 сигнал "1" меняется на "0" и перебрасывает первый КЯ-триггер 27 в единичное состояние. С инверсного выхода нулевым сигналом первый КЯ-триггер 27 блокирует логические элементы 14 и 15, а с прямого вьжода единичным сигналом переводит четвертый элемент И-НЕ 31 в нулевое сос 35 тояние. В результате высвечивается фотодиод 16. Это указывает на то, что контролируемое сопротивление 46 находится в норме. Если контролируемое сопротивление 46 меньше нижнего предельного отклонения, т,е, меньше, чем сопротивление второго эталонного резистора 42, то падение напряжения на контролируемом сопротивлении 46 меньше, чем на эталонных резисторах 4 1 и 42, при этом на выходе первого порогового компаратора 10 после сравнения напряжений сохраняется нулевой сигнал, а на выкоде второго порогового компаратора 11 появляется 5 Осигнал "1". Так как на всех входах элемента И-НЕ 15 присутствуют единичнь 1 е сигналы, то на выкоде устанавливается нулевой сигнал, который подается к Я-входч третьего КЯ-триггера 29 и перебрасывает его в единичное состояние, Сигнал "1" третьего КЯ-триггера 29 переводит второй ин 86 6вертор 33 в нулевое состояние, при котором высвечивается фотодиод 34, указывая на то, что контролируемое сопротивление 46 ниже нижнего предельного отклонения, Одновременно с инверсного выхода третьего КЯ-триггера 29 нулевым сигналом блокируется элемент И-НЕ 31, однако, хотя пер - вый КЯ-триггер 27 тоже перебрасывается в единичное состояние, изменить состояния элемента И-НЕ 28 он не может, при этом с инверсного выхода КЯ-триггера 27 сигналом "0" блокируются элементы И-НЕ 15 и 14.Если контролируемое сопротивление 46 больше верхнего отклонения, т.е. больше, чем сопротивление первого эталонного резистора 4 1, то падение напряжения на контролируемом сопротивлении 46 больше, чем на эталонных резисторах 41 и 42. Тогда на выходе второго порогового компаратора 11 после сравнения напряжений сохраняется нулевой сигнал, а на выходе первого порогового компаратора 10 появляется сигнал "1". Так как на всех входах элемента И-НЕ 14 присутствуют единичные сигналы, то на его выходе устанавливается нулевой сигнал, подаваемый на Я-вход второго .КЯ-триггера 28, который перебрасывает его в единичное состояние, Второй КЯ-триггер 28 сигналом "1" с прямого выхода переводит первый инвертор 32 в нулевое состояние, при котором начинает высвечиваться фотодиод 35, указывая на то, что контролируемое сопротивление 46 выше верхнего предельного отклонения. Одновременно с инверсного выхода второго КЯ-триггера 28 нулевым сигналом блокируется четвертый элемент И-НЕ 31, однако, хотя первый КЯ-триггер 27 тоже перебрасывается в единичное состояние, изменить состояние четвертого элемента И-НЕ 28 не может. При этом с инверсного выхода первого КЯ-триггера 27 сигналом "0" блокируются первый и второй элементы И-НЕ 14 и 15. Предлагаемое устройство в результате высокой помехоустойчивости на порядок повышает точность контроля, что позволяет расширить диапазон контролируемых сопротивлений как по видам сопротивлений проволочных резисторов обмоток электрических машин и аппаратов и т.д., так и по их величине, как в сторону малых, так и в сторонубольших сопротивлений. Принципиальнаясхема устройства проста в настройкен эксплуатации и не требует высокостабильного источника питания. Формула изобретения1, Устройство для контроля отклонений сопротивлений от заданных эондопуска, содержащее измерительную схему, блок дифференциальных усилителей, 1 Ологический блок и источник постоянного напряжения, подключенный междувходом измерительной схемы и общейшиной, о т л и ч а ю щ е е с я тем,что, с целью повышения достоверности 15контроля, в него введены блок подавления помехи, двухпороговый компаратор, индикатор и буферный блок, причем первый, второй, третий и четвертый выходы измерительной схемы подклюОчены соответственно к первому, второму, третьему и четвертому входам блока дифференциальных усилителей, пятыйвход которого присоединен к клеммедля подключения контролируемого сопро тивления, а шестой вход - к общейшине, первый, второй и третий выходыблока дифференциальных усилителейподключены соответственно к первому,второму и третьему входам двухпорого Ового компаратора, первый и второй выходы которого подключены соответственно к первому и второму входам буферного блока, первый и второй выходыкоторого подключены соответственнок первому и второму входам логическо 35го блока, третий вход которого подключен к выходу блока подавления помехи, первый вход которого присоединен к общей шине, а второй вход черезконденсатор " к клемме для подключения контролируемого сопротивления,первый, второй и третий выходы логического блока подключены соответственно к первому, второму и третьему45входам индикатора.2, Устройство по п. 1, о т л ич а ю щ е е с я тем что логическийблок содержит первый, второй, третийи четвертый элементы И-НЕ, первый,второй, третий и четвертый К 8-триггеры, первый и второй инверторы,кнопку "Пуск", кнопку "Исходное положение, первый и второй резисторыпитания, шину "Плюс" и общую шину,причем первые входы первого и второго элементов И-НЕ соединены соответственно с первым и вторым входамилогического блока, вторые входы соединены между собой и с первым входом третьего элемента И-НЕ, который соединен с третьим входом логического блока, третьи входы первого и второго элементов И-НЕ соединены между собой и подключены к второму входу третьего элемента И-НЕ и к.прямому выходу четвертого К 8-триггера, четвертые входы первого и второго элементов И-НЕ соединены между собой и подключены к инверсному выходу первого КБ-триггера, выход первого элемента И-НЕ подключен к 8-входу второго К 8-триггера, выход второго элемента.-И-НЕ - к 8-входу третьего К 8-триггера, выход третьего элемента И-НЕ - к 8-входу первого К 8-триг" гера, а выход четвертого элемента ИНЕ соединен с третьим выходом логического блока, первые выводы первого и второго резисторов питания соединены между собой и подключены к шине "Плюс", второй вывод первого резистора питания подключен к 8-входу четвертого Й 8-триггера и через кнопку "Пуск" - к общей шине, К-входы первого, второго, третьего и четвертого К 8-триггеров соединены между собой и подключены к второму выводу второго резистора питания и через кнопку "Исходное положение" - к общей шине, прямые выходы второго и третьего К 8-триггеров подключены к входам соответственно первого и второго инверторов, выходы которых соединены соответственно с первым и вторым выходами логического блока, инверсные выходы второго и третьего К 8-триггеров подключены соответственно к первому и второму входам четвертого элемента И-НЕ, третий вход которого присоединен к прямому выходу первого К 8-триггера.3. Устройство о п, 1, о т л ич а ю щ е е с я тем, что блок подавления помехи содержит первый и второй усилители помехи, первый и второй диоды, балластные резисторы, компаратор и первый и второй фильтры, причем инвертирующий вход первого усилителя помехи соединен с неинвертирующим входом второго усилителя помехи и первым входом блока подавления помехи, инвертирующий вход, второго усилителя помехи соединен с неинвертируннцим входом первого усилителя помехи и с вторым входом блока подавления помехи, выход первого усилителя помехи через последовательно1250986 соединенные первый диод, первый Фильтр и первый балластный резистор подключен к инвертнрующему входу компаратора, выход второго усилителя помехи через последовательно соедиоставитель А.Пржебельскийехред Л.Сердюкова Корректор ЕСирохм Редакт Пчелннская Зака Тираж 728рственного комитета ССзобретений и открытийЖ, Раувская наб., д писное Производственно-полиграфическое предприятие, г.ужгород, ул.Проектная, 4 405/41 ВНИИПО Госу по делам 13035, Москваненные второй диод, второй Фильтр ивторой балластный резистор - такиек инвертирующему входу компаратора,выход которого соединен с выходомблока подавления помехи.