Усредняющее устройство

С 7/1 ТВЕННЫЙ НОМИТЕТ СССР ИЗОБРЕТЕНИЙ И ОТНРЫТИ 4 ГОСУД АРСПО ДЕЛ ИСАНИЕ ИЗОБРЕТЕНИВТОРСКОМ,Ф СВИДЕТЕЛЬСТВУ ройств(71) Пензенский политехнический институт(56) Гутников В.С., Клементьев А,В Лопатин В.В. Быстродействующие астатические усредняющие измерительн преобразователи с синхронным време ным квантованием в прямой цепи.- Труды ЛНУ, 1975, Р 342, с, 42-46,Авторское свидетельство СССР В 978161, кл. С 06 С 7/18, 1981,Авторское свидетельство СССР Яф 1023345, кл. С 06 С 7/18, 1982. (54) УСРЕДНЯИЧЕЕ УСТРОЙСТВО (57) Изобретение относится к устам Фильтрации и усреднения электрических сигналов и может быть использовано в системах автоматики и информационно-измерительной техники, Целью изобретения является повышение помехоустойчивости устройства. Усредняющее устройство содержит интегрирующий усилитель 1, блок 2 памяти и повторитель 3, соединенные последовательно. Введениев устройство модулятора 4, блока 7 ые управления полярностью выходных ими- пульсов модулятора, блока 6 заданияопорного интервала времени и компаратора 5, а также соответствующих связей позволило повысить помехоустойчивость устройства не только при точном равенстве периода помехи некоторому фиксированному значению, но и при отклонении периода помехи от этого значения. 1 з,п. ф-лы, 4 ил.85489 гвторим входами формирователей положительного 11 и отрицательного 12фронтов импульса соответственно, выход формирователя 11 положительногофронта импульса и второй выход Формирователя 12 отрицательного Фронтаимпульса соединены с соответствующими входами элемента ИЛИ-НЕ 13, Выход элемента ИЛИ-НЕ 13 соединен так же с З-входом КЗ-триггера 14, К-входкоторого подключен к выходу формирователя 16 опорного интервала времени, вход которого подсоединен к выходу элемента И-НЕ 15, Прямой выход 15 КЗ-триггера 14 подключен к первомувходу элемента И-НЕ 15, второй входкоторого является тактирующим входомблока 6.формирователь 11 положительного 20 фронта импульса состоит из двух КЗтриггеров 17. Формирователь 12 отрицательного фронта импульса состоитиз элемента НЕ 18 и двух КБ-триггеров19. Формирователь 16 опорного интервала времени содержит счетчики 20 иэлемент И-НЕ 21.Блок 7 управления полярностью вы"ходных импульсов модулятора (фиг. Э)содержит делитель 22 частоты, формнф рователь 2 Э импульсов прямого счета,Формирователь 24 импульсов обратного счета, два реверсивных счетчика25 и 26, элемент И 27, КБ-триггер 28.35 Делитель частоты 22 выполнен наКБ-триггере 29, формирователи им-.пульсов прямого 23 и обратного 24счета содержат элементы И-НЕ 30 и31. Реверсивные счетчики 25 и 26 40 выполнены на счетчиках 32 и 33 соответственно. Вход делителя 22 частоты является тактирующим входомблока 7, первые входы формирователей импульсов прямого 23 и обратно го 24 счета являются установочнымвходом блока 7. 12Изобретение относится к устройс 1 вам фильтрации и усреднения электрических сигналов и может быть использовано в системах автоматики и информационно-измерительной техники.Цель изобретения - повьппение по" мехоустойчивости устройства.На фиг. 1 представлена Функциональная схема усредняющего устройства; на Фиг. 2 - структурная схема блока задания опорного интервала времени; на фиг. Э - схема блока управления полярностью выходных импульсов модуляторами на фиг. 4 - вре- менные диаграммы, поясняющие работу устройства.Усредняющее устройство (фиг, 1) содержит интегрирующий усилитель 1, блок 2 памяти, повторитель 3, модулятор 4, компаратор 5, блок 6 задания опорного интервала времени, блок 7 управления полярностью выходных импульсов модулятора, генератор 8 импульсов, ключ 9, разделительный конденсатор 10. Модулятор 4, интегрирующий усилитель 1, блок 2 памяти и повторитель Э соединены последовательно. Выход повторителя 3 через ключ 9 подсоединен к информационному входу интегрируаяцего усилителя 1 и является выходом устройства. Информационный вход устройства подключен к входу модулятора 4.и через разделительный конденсатор 10 - к входу компаратора 5. Выход последнего соединен с установочными входами блока 7 управления полярностью выходных импульсов модулятора и блока 6 задания опорного интервала времени, тактовые входы которых подключены к выходу генератора 8 импульсов, группа входов блока 7 подсоединена к группе выходов блока 6. Соответственно выход блока 7 соединен с управляющим входом модулятора 4. Первый и второй выходы блока 6 подключены к входу управления записью блока 2 памяти и управляющему входу ключа 9. Блок б задания опорного интервала времени (Фиг. 2) содержит Формирователь 11 положительного фронта импульса, Формирователь 12 отрицательного фронта импульса, элемент ИЛИ-НЕ 13, КБ-триггер 14, элемент И-ПЕ 15, формирователь 16 опорного интервала времени, Установочный и тактирующий входы блока задания опорного интервала времени соединены с первым и Выход делителя 22 частоты подключен к первому входу формирователя 50 23 импульсов прямого счета, первыйи второй выходы которого подсоединены к первым входам реверсивныхсчетчиков 25 и 26 соответственно.Первый и второй выходы Фомировате ля 24 импульсов обратного счетаподключены к вторым входам реверсивных счетчиков 25 и 26, выходы которых соединены с соответствующимивходами элемента И 27. Выход элемен1285489 лителя по цепи входного сигнала и сигнала обратной связи Выбираяют 11 с 1= - -Б1и2 х+ -"-(1-созе) Ь ) + ххО. о 10 где и - циклическая частота помехи,Во втором такте работы ключ 9 разомкнут, модулятор 4 входной сигнал 15 не инвертирует и к моменту времени= Ь напряжение на интегрирующемусилителе 1 достигает значения1 и ГС,3: где Б - напряжение, которое надоизмерять;11 - амплитуда помехи;Т - период помехи.Период работы устройства равен периоду помехи Т, Каждый период работы устройства состоит из четырех тактов. Переменная составляющая 20 входного сигнала поступает через разделительный конденсатор 10 на компаратор 5. В первом полупериоде работы устройства при положительном сигнале помехи на выходе компаратора 5 имеется сигнал логической единицы, В момент с на выходе блока упуправления и на первом выходе блока 6 задания опорного интервала времени появляется напряжение логической единицы. Модулятор 4 переводится в режим инверсии и ключ 9 замыкается. На втором выходе блока 6 задания опорного интервала времени появляется кратковременный сигнал и в блоке 2 памяти запомнится значение начального состояния интегрирующего усилителя 1 11 Гс . Ключ 9 замкнут в течение времени Ь . На выходе блока 7 напряжение логической единицы должно 40. присутствовать в течение времени 1/2" (Ь + Ь), начиная с момента равенства сигнала помехи нулю, где Ь, = , /2 и ЬТ/2 соответственна полупериоды номинального и действительного.сигнала помехи. В первый такт значение Ь не известно и на выходе блока. 7 присутствует напряжение логической единицы в течение времени Ь,. К концу первого такта с, = с, + Ь, напряже ние на интегрирующем усилителе 1 достигает значения Б,с,3:и (с 3. --- 1 (-ц )ах1и55+Пс,1 ---Нс, ,1 с, где , и Т - постоянные времениинтегрирующего усиВ третьемтакте модулятор 4 инверти рует входной сигнал в течение времени1/2 (Ь,+Ь).Ключ 9 замкнут управляющимчсигналом логической единицы с пятоговыхода блока 6 задания опорного интервала времени в течение времени Ь 30 Напряжение на интегрирующем усилителе 1 к моменту времени сс +1/2"х(Ь + Ь) достигает значения Б 4 1 11 дс ьх Ь-Ь с,а)П ге Втх та И 27 подсоединен к К-входу Ютриггера 28, Выход КБ-триггера 28подключен к одному из входов Аорми.рователя 23 импульсов обратногосчета и является выходом блока 7.Устройство работает следующимобразом,В момент времени с = О (Лиг, 4)опоступает сигнал 11 : 23Ц = Б + 1.1 я 1 п ( С)оХ Х Лп 1 Ти соответственно.ь == 2 Ь =Т получа" Й о ф 11 С 1 =Б (1- = - )+ П 1 С Ь 1их и оПог- 2 --- сояО Ьо 3ф Ь-Ьи 1 с 1-11 (1- -- Я)+3 х 2.Ь+Ьо+ -дщ-(соя --- созна Ь) .м) х 2 В четвертом такте сигналы на выходе блока 7 и на первом выходе блоказадания опорного интервала времени отсутствуют. На вход интегрирующего усилителя 1 постуПает неинвертированный входной сигнал. В конце четвертого такта к моменту времени с = 2 Ь напряжение на интегрирующем усилителе 1 достигает значения иС 4 З ф Во втором периоде работы устройства модулятор 4 инвертирует преобразуемый сигнал в течение времени 1/2 (Ь + Ь). Ключ 9 замкнут на вре. Мя Ьо управляющим сигналом с пер1285489 При 2 Л =.о П.ГК ТЗ = ц,.Из приведенных выражений для выходного напряжения устройства Ук Тследует, что последнее не зависит от напряжения помехи не только при точном равенстве периода помехи некоторому Фиксированному значению, как это имело место в прототипе, но и при отклонении периода помехи от этого значения, т,е, предлагаемое устройство обладает помехоустойчивостью к помехам с медленно меняющейся частотой.В качестве примера такой помехи можно указать сетевую помеху частотой 1/Т =50 (1 + + 0,02) Гц. Значение велйчины Т, выбирается из соотношения ТТ .о х ссмссссе с где Т - максимальное значение периода помехи. 10 20 1. Усредняющее устройство, содержащее последовательно соединенные интегрирующий усилитель, блок памяти и повторитель, выход которого является выходом устройства, о т л и ч аю щ е е с я тем, что,с целью повышения помехоустойчивости, в него введены модулятор, разделительный конденсатор, блок управления полярностью выходных импульсов модулятора, блок задания опорного интервала времени, генератор импульсов, компаратор и ключ, включенный между первым информационным входом интегрирующего усилителя и выходом повторителя, второй информационный вход интегрирующего усилителя через модулятор подключен к информационному входу устройства, соединенному через разделительный конденсатор с первым входом компаратора, второй вход которого подключен к шине нулевого потенциала, а выход соединен с установочными входами блока управления полярностью выходных импульсов модулятора и блока задания опорного интервала времени, тактовые входы которых соединены с выходом генератора импульсов, управляющий вход модулятора подключен к выходу блока управления полярностью выходных импульсов модулятора, группа входов которого соединена с груп 35 и с 1 дс+ И бб и,2=0.С,1 -1Сб+ -шв - (-1 + зЬ ) )Ь 45и с. 2В четвертом такте устройство работает так же, как и во втором,Кконцу второго периода работы8= 4 Ь на интегрирующем усилителе 150напряжение достигает.значения П3:И 80 03- --0 д1И сс и сс ссх2 ЬЯ. 155В дальнейшем устройство работает как и в течение второго периода помехи, достигая к концу К-го периода значения ОиИс Т,3: 5вого выхода блока 6. В начале второго периода управляющим сигналом с второго выхода блока 6 кратковременно замыкается ключ блока 2 памяти, в котором запоминается значение напряжения интегрирующего усилителя 1 Б ,1, К моменту времени1+ -- (Ь + Ь) напряжение2 она интегрирующем усилителе 1 достигает значения с1:5 +0=01 -- -11 1 с 1 +1 Ь+Ь +ц Д -(,а )+342 хБ,. Ь + Б1 + -Р-(1+з 3.пд -д-),2 и 4 с,Л Во втором такте работы на вход интегрирующего усилителя 1 поступает неинвертированный входной сигнал. Ключ 9 разомкнут; К моменту времени=+ Ь напряжение на интегрирующем усилителе 1 становится Би бСбС 1=0 Г 1-и й =1 Ь, ц, Ь,Б1+Б + - " - "- 2 з 1 по - -,2 и 4 б х 230 Работа устройства в третьем такте идентична работе в первом такте и к моменту времени= + -- х1бх(Ь + Ь ) на интегрирующем усилителе 1 напряжение достигает значения 0 и 1 1 Формула изобретения7 128 пой выходов бирка задания опорного интервала времени, управляющий вход ключа и вход управления записью блока памяти подключены к первому и второму выходам блока задания опорного интервала времени соответственно, причем блок управления полярностью вьжодных импульсов модулятора содержит делитель частоты, формирователь импульсов прямого счета, формирователь импульсов обратного счета, два реверсивным счетчика, элемент И и КЯ-триггер, причем выход делителя частоты подключен к тактирующему входу формирователя импульсов прямого счета, первый и второй выходы которого подключены к входам суммирования первого и второго реверсивных счетчиков соответственно, входы вычитания которых соединены с первым и вторым выходами формирователя импульсов обратного счета, а их выходы соединены с первым и вторым входами элемента И, выход которого подключен к К-входу Ь-триггера, установочные входы формирователей импульсов прямого и обратного счета являются установочным входом блока управления полярностью выходных импульсов модулятора, вход делителя частоты и тактирующий вход формирователя импульсов обратного счета являются тактирующим входом блока управления полярностью выходных импульсов модулятора, а информационные входы формирователей импуль 5489 8сов прямого и обратного счета й 8 вход К 8-триггера образуют группувходов блока управления полярностьювыходных импульсов модулятора,2. Устройство по п. 1, о т л ич а ю щ е е с я тем, что блок задания опорного интервала времени содержит Формирователи положительногои отрицательного фронтов импульса, 1 О элемент ИЛИ-НЕ, КЯ-триггер, элементИ-НЕ и Формирователь опорного интервала времени, причем первый и второй входы формирователей положительного и отрицательного фронтов импуль са являются установочным и тактирующим входами блока задания опорногоинтервала времени, выход Формирова,теля положительного Фронта импульсаи первый вьжод Формирователя отрица тельного Фрона импульса соединеныс соответствующими входами элемента ИЛИ-НЕ, выход которого соединенс Я-входом КБ-триггера, К-вход которого подключен к выходу формирова теля опорного интервала времени, апрямой выход через элемент И-НЕ соединен с входом формирователя опорного интервала времени, причем выходФормирователя положительного фронта 30 импульса является первым выходомблока, второй выход формирователяотрицательного Фронта импульса является вторым входом блока, инверсныйвыход КЯ-триггера, выход элемента З 5 ИЛИ-НЕ и прямой выход КЯ-триггераявляются группой выходов блока, 12854891285489 Г 1 2 Составитель апп Техред В.Кадла Редакто Корректо каз 75 2 Тираж 670 ПодписноеВНИИНИ Государственного комитета СССРпо делам изобретений и открытий13035, Москва, Ж, Раушская наб д,4