Устройство для контроля микропроцессорных блоков

РЕТЕН ЕЛЬСТ 047технический сли- едст- позй и С.М. А роляных идетельство СССР 06 Р 11/00, 1982 етельство СССР 06 Р 11/00, 1986 оь аль- онтсаА ОСУДАРСТВЕННЫЙ КОМИТЕТПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМПРИ ГКНТ СССР ОПИСАНИЕ И АВТОРСКОМУ СВИДЕ(21) 4407927/24-24 (22) 11,04,88 (46) 23,12,89. Бюл. (71) Кишиневский по ститут им. С, Лазо (72) А.А. Гремальск (53) 681.3(088.8) (56) Авторское св 9 042023, кл. САвторское свид У 1332320, кл. С(54) УСТРОЙСТВО ДЛЯ КОНТРОЛЯ МИК ЛРОЦБССОРНЫХ БЛОКОВ (57) Изобретение относится к выч тельной технике, в частности к с вам контроля цифровых объектов, воляет реализовать алгоритмы кон независимо от особенностей време диаграмм сигналов синхронизации токолов обмена объекта контроля. изобретения - расширение функцио ных возможностей устройства для к19 153109 Шаг 5, Выполняется команда останова, Т.е. команда, содержащая в разряде "Стоп" генератора 30 тактовых импульсов поля 70 микроопераций эначе 5 ние "1", Одновременно по управляющему сигналу разряда "Прием" в блок 13 вывода поля 70 команды, в блок 13 вывода фиксируется результат сравнения от блока 4 сравнения и содержимое 10 .счетчика 49 команд блока 11 управления . Рассматриваемая команда содержит в поле 72 номера метки времени значение "0", т,е. рассматриваемые управляющие сигналы с поля 70 выдаются 15 при поступлении метки МО, т.е. по очередному тактовому импульсу.Рассмотрим теперь работу устройства при реализации более сложного алгоритма контроля, .а именно выбор ис точников входных воздействий выполняется в зависимости от отклика проверяемого объекта. Примем для определенности, что, если отклик проверяемого объекта совпадает с кодом И, входное 25 воздействие на проверяемый объект подается с выхода формирователя 9 псевдослучайной последовательности, а в противном случае - с выхода генератора 8 псевдослучайных тестов. 30Шаг 1. Выполняются логическое подключение второй группы выходов формирователя 7 синхросерий к соответствующим входам эталонного 2 и проверяемого 3 объектов и запуск формирователя 9 псевдослучайной последовательности для получения соответствующих ,входных воздействий первого такта высокочастотной проверки. При этом происходит чтение данных из блока 6,. 40 сверхоперативной памяти, которые настраивают блок 5 мультиплексоров на передачу информации из блока 10 памяти тестов в блок 1 регистров;чтение слова из блока 10 памяти тестов и его эа-. 45 пись в триггеры 15 синхронизации блока 1 регистров. Рассматриваемая команда содержит в поле 72 номера метки времени значение "0". Этот шаг выполняется только один раэ в начале 50 программы высокочастотной проверки,9 20генератора 8 псевдослучайных гестов; чтение блока 10 памяти тестов. С прнходом метки М 1 выполняется: приемданных (входных воздействий), поступающих от генератора 8 псевдослучайных тестов, от формирователя 9 псевдослучайной последовательности, от блока 10 памяти тестов в триггеры 16данных, прием данных со второй группы выходов блока 5 (информация длявключения каналов блока 1 регистров на выдачу состояния триггеров 16 даннык на объекты) в триггеры 14 коммутации. В поле 72 номера метки времени данной команды записывается значение"1", т.е, сигналы микроопераций (прием в триггер данных 16 и коммутации14, запуск генератора 8) выдаются вмомент прихода метки 1.Шаг 3. Выполняются переключение двунаправленных выводов эталонного 2и проверяемого 3 объектов на выдачу информации, а также подготовка маскисравнения. При этом происходит чтение блока 6 сверхоперативной памятии блока 10 памяти тестов. Из блока 6сверхоперативной памяти считываютсякоды настройки блока 5 мультиплексоров, а из блока 10 памяти тестовданные для маски сравнения. При приходе метки М 2 в триггеры 14 коммутации записываются данные для включения каналов блока 1 регистров на приемреакций объектов, а в триггеры 16данных записывается маска сравнения,В поле 72 номера метки времени рассматриваемой команды записываетсязначение "2",Шаг 4, Выполняются опрос выходовэталонного 2 и проверяемого 3 объектов, сравнение незамаскированных выходов объектов 2 и 3, а также запуск формирователя 9 псевдослучайной последовательности для получения соответствующих входных воздействий для следующего такта с (с=2,3,) проверки (шаг 2). При этом коммутаторы 23 и 24 блока 4 сравнения с помощью управляющих сигналов с выхода 51.3 регистра 51 команд переключаются на выбор операндов для сравнения: нпро55 Шаг 2. Выполняется подача входных воздействий на эталонный 2 и проверяемый 3 объекты, При этом происходит: 1 чтение данных из блока 6 сверхоперативной .памяти, которые настраивают каждый разряд блока 5 мультиплексоров на требуемый источник данных; запуск веряемый объект" и "эталонный объект".К моменту прихода метки МЗ на выходеобъектов 2 и 3 уже установились соответствующие отклики, а на выходе блока 4 сравнения - результат сравнения,С приходом метки МЗ выполняются запуск формирователя 9 псевдослучайнойпоследовательности, прием отклика в триггеры 22 данных блока 4 сравнения и переход к команде шага 6 при равенстве откликов и к команде шага 5 при5 неравенстве.В поле 2 номера метки времени команды шага 4 записывается значение "3"Шаг 5. Выполняется команда оста- ,нова, т,е, команда, содержащая в разряде "Стоп" генератора 30 тактовых импульсов поля 70 микрооперации значение "1".Одновременно по управляющему сигналу разряда "Прием" в блок 13 вывода поля О команды, в блок 13 вывода Фиксируется результат сравнения от блока 4 сравнения и содержимое счетчика 49 команд блока 11 управления. Рассматриваемая команда содержит в поле 72 номера метки времени значение О, т.е. выполняется при приходе очередного тактового импульса,Шаг Ь, Выполняется сравнение откликов проверяемого объекта, хранящихся в триггерах 22 данных блока 4 сравнения, с данными от блока 10 памяти тестбв. При этом происходит чте ние блока 6 сверхоперативной памятии блока 10 памяти тестов. Из блока 6 сверхоперативной памяти считываются коды настройки блока 5 мультиплексоров на передачу информации (кода И) из блока 10 памяти тестов в блок 4 сравнения; коммутаторы 23 и 24 блока35 4 срав н ения пере ключаютс я на выбор операндов для сравнения: "триггеры 22 данных" и "блок 5 мультиплексоров". С приходом очередного тактового импульса выполняется переход к команде шага 8, при равенстве содержимого триггеров 22 данных и. кода 11 (триггер 64 условий установлен в "0") и к команде шага 7 при неравенстве (триггер 64 условий установлен в "1") .В поле 72 номера метки времени команды шага 6 записывается значение нОнШаг 7. Выполняются подача входных воздействий на эталонный 2 и проверяемый 3 объекты от генератора 8 псев 50 дослучайных тестов и безусловный переход к шагу 3. При этом происходит чтение данных из блока 6 сверхоперативной памяти, которые настраивают каждый разряд блока 5 мультиплексоров на передачу данных от генератора 8 псевдослучайных тестов (передача данных от других источников заблокирована); запуск генератора 8 псевдослучайных тестов; прием информации (входные воздействия) в триггеры 16 данных и данных (информация для включения каналов блока 1 регистров на выдачу состояния триггеров 16 данных на объекты 2 и 3) в триггеры 14 коммутации. В поле 72 номера метки времени команды шага 7 записывается значение "1",Шаг 8. Выполняется запуск Формирователя 9 псевдослучайной последовательности, При этом в поле 72 метки времени команды записывается значение "О", т.е, запуск Формирователя 9 выполняется при поступлении очередного тактового импульса.Шаг 9. Выполняются подача входных воздействий на эталонный 2 и проверяемый 3 объекты от формирователя 9 псевдослучайной последовательности и безусловный переход к шагу 3. При этом происходит чтение данных из блока 6 сверхоперативной памяти, которые настраивают каждый разряд блока 5 мультиплексоров на передачу данных от Формирователя 9 псевдослучайной последовательности (передача данных от других источников заблокирована). С приходом метки М 1 выполняется приси входных воздействий в триггеры 16 данных и прием информации для включения каналов блока 1 регистров на выдачу состояния триггеров 16 данных на объекты 2 и 3 в триггеры 14 коммутации.В поле 72 номера метки времени команды шага 9 записывается значение н 111Формирователь 7 синхросерий работает следующим образом. В исходном состоянии в счетчике 31 и в регистре 33 записаны нули, генератор 30 такто% вых импульсов находится в состоянии останова, а на выходе блока 32 памяти установлена информация, хранящаяся по нулевому адресу. При подаче на входе "Пуск" от блока 12 ввода управляющего сигнала, генератор 30 тактовых импульсов начинает вырабатывать непрерывную последовательность им- пульсов.Первый тактовый импульс одновременно поступает на элемент ИЛИ 35, на вход "Прием" регистра 33, вход элемента 37 задержки и тактовый выход Формирователя 7. При этом в регистре 33 фиксируется информация с выхода,блока 32 памяти, содержимое счетчика31 увеличивается на единицу. Тактовыйимпульс с выхода элемента 37 задержки поступает на вторые входы элементов И группы 38 элементов И. При этомтактовый импульс передается на вторуюгруппу выходов (метки времени) формирователя лишь через те элементы Игруппы 38, на первые входы которыхс соответствующих разрядов выхода33,2 подается значение д 1 пе Такимобразом, в рассматриваемом такте метки времени появляются лишь по тем выходам второй группы выходов формирователя 7, для которых соответствующиеразряды слова, считанного иэ блока32 памяти, установлены в "1". Одновременно сигналы с выхода 33.3 регистра 33 поступают на первую группувыходов (периодические воздействия)Формирователя 7.Изменение содержимого счетчика 31вновь запускает процесс чтения из блока 32 памяти и к моменту прихода очередного тактового импульса, на еговыходе появляется информация, хранящаяся по следующему адресу. Тактовыйимпульс вновь поступает на элемент1 ШИ 35, вновь Фиксирует в регистре33 считанное слово и т,д,Процесс увеличения счетчика 31продолжается до тех пор, пока в регистр 33 не будет зафиксировано слово,содержащее в разряде соответствующемувыходу 33,1 признака конца периодазначение "1". При этом значение "1"с выхода 33.1 через элемент ИЛИ 36поступает на вход "Сброс" счетчика,который имеет приоритет перед входом "Счет", При этом счетчик 31 сбрасывается в нулевое состояние, из блока 32 памяти вновь считывается слово, хранящееся по нулевому адресу итеде Таким образом, в счетчике 31 формируются адреса 0,1 Т - 1, О, 1,.., Т - 1 по которым происходит обращение к блоку 32 памяти,Формирователь 7 синхросерий прекращает работу при поступлении с выхода элемента И 11 И 34 управляющего сигнала на вход "Стоп" генератора 30 тактовых импульсов. Соответствующий сигнал может поступить либо от блока 11 управления (второй вход элемента И 1 И 34), либо от блока 12 ввода (первый вход элемента ИЛИ 34).10 Блок 11 управления работает следующим образом,Б исходном состоянии содержимоесчетчика 49 команд и регистра 51 команд равно нулю, а на выходе памяти50 команд установлен код команды,записанной по нулевому адресу памяти50.По первому тактовому импульсу отгенератора 30 тактовых импульсов врегистр 51 команд с выхода памяти 50команд записывается команда, которая 50 55 15 Ю 25 30 35 40 45 9 24На Фиг. 1 О в качестве примера приведены временные диаграммы работы формирователя при условии, что блок 32 памяти содержит информацию, приведенную в таблице на Фиг. 9.Формирователь 9 псевдослучайной последовательности работает следующим образом.Б исходном состоянии счетчик 43 установлен в нулевое состояние, Управляющий сигнал от блока 11 управления (с соответствующего разряда поля 70 кода микроопераций) поступает навход "Пуск" генератора 41 псевдослучайных чисел и вход элемента 47задержки. Генератор 41 вырабатываетна своем выходе псевдослучайное число, которое поступает на информационный вход счетчика 42 столбцов. К этому моменту времени на выходе элемента 47 задержки появляетсяуправляющий сигнал, фиксирующий случайноечисло в счетчике 42 столбцов. Изменение содержимого счетчика 42 запускает процесс чтения памяти 44 модифицированной матрицы переходных вероятностей, на выходе которой появляетсяследующее состояние цепи Маркова. Кэтому моменту времени на выходе элемента 48 задержки появляется управляющий сигнал, который фиксирует в счетчиках 43 строк и 45 адресов памятикодов следующее состояние цепи. Изменение содержимого счетчика 45 адресовзапускает процесс чтения из памяти4 б кодов, на выходе которой появляется код псевдослучайной последовательности, соответствующий зафиксированному в счетчике 45 адресов состояниюцепи Маркова. При поступлении очередного сигнала пуска, генератор 41псевдослучайных чисел вновь вырабатывает псевдослучайное число, котороефиксируется в счетчик 42 столбцов ит.д,вателя 7 синхросерий, соответствующийимпульс через 3-й элемент И группы59 элементов И и элемент ИЛИ 60 про 5ходит на выход узла 54 управления выборкой. Импульсы остальных меток времени на выход узла 54 управления жборкой не передаются, поскольку напервые входы всех элементов И группы59, за исключением З-го, от дешифратора 58 поступает значение "0".Сигнал с выхода узла 54 управления выборкой поступает на вторые входы элементов И группы 53 элементов И,15 разрешая выдачу микроопераций на соответствующие выходы группы управляющих ныходов блока 11 управления ина первые входы элементов И 56 и 57,на вторые входы которых поступают вы 20 ходные сигналы блока 55 анализа условий, Сигналы с выхода узла 55 анализа условий разрешают прохождение сигнала с выхода узла 54 управления выборкой либо на вход "Прием", либо навход "Счет" счетчика 49 команд, Приэтом в счетчике 49 команд Фиксируется,содержимого счетчика 49 команд запускает процесс чтения из памяти 50 ко 130 манд, на выходах которого появляется очередная команда. Тактовый нмпульс вновь записывает считаннуюкоманду н регистр 51 команд, поле 72кода метки времени команды вновьпоступает на дешифратор 58 узла 5435уп р анле ния выборк ой и т . д.Таким образом, выдача сигналовмикроопераций и начало выборки очередной команды выполняется в моменть 140 времени, задаваемые полем 72 кодаметки времени команды,При Формировании адреса очереднойкоманды возможны следующие режимы работы блока 11 управления,45 Первый режим Команды Выполйяютсяв порядке их записи в памяти 50 команд (линейный участок программы),При этом в поле 71 адреса переходакоманды записывается адрес, текущей ко"50 манды, увеличенный на единицу, а вполе 73 признака перехода записывается значение " 1". При выполнении указанной команды адрес перехода с выхода 51.5 регистра 51 команд поступаетна информационный вход счетчика 49команд, а признак перехода - на первый вход элемента ИЛИ 62 и вход инвертора 63. При этом значение "1" с выхода элемента ИЛИ 62 поступает на пер 25 1531099 26хранится по нулевому адресу. При этомадрес с выхода 51.1 адреса блока 6сверхоперативной памяти, адрес с ныхода 51.2 адреса блока 10 памяти тестов поступают на адресные входы блоков 6 и 10 соответственно и запускаютпроцесс чтения, Сигналы соответствующих разрядов выхода 51.3 управлениякоммутаторами 23 и 24 поступают на управляющие входы коммутаторов 23 и 24,настраивая их на селекцию операндовдля выполнения операции сравнения.Код микроопераций с выхода 51.4поступает на первые входы элементовИ группы 53 элементов И. Адрес перехода с выхода 51.5 поступает на инФормационные входы счетчика 49 команд. Код метки времени с выхода 51.6поступает на вход дешифратора 58 узла54 управления выборкой. Признак перехода с выхода 51.7 поступает на первый вход элемента ИЛИ 62 и вход инвертора 63 узла 55 анализа условий.Момент выдачи сигналов микроопераций и начала выборки следующей команды определяется кодом, содержащимсяи поле 72 кода метки времени команды,записанной в регистр 51 команд.11 опустим, что в поле 72 записанкод 3. При этом на 3-м выходе дешифратора 58 установлено значение "1",ана остальных выходах - значение 0".До прихода метки времени с номером 3 блок 11 управления находитсяв состоянии ожидания. При этом тактовые импульсы, поступающие на входприема регистра 51 команд, не вызывают изменение содержимого регистра 51,поскольку вход памяти 50 команд остается без изменений, В то же времятактовые импульсы поступают на входсинхронизации триггера 64 условий, на,информационный вход которого с выхода элемента ИЛИ 61 поступает результат сравнения: "О", если по всем разрядам выхода блока 4 сравнения получены "0" (совпадение по всем разрядам) и 1" в противном случае (несовпадение хотя бы по одному разряду).Таким образом, к моменту прихода метки времени с номером 1 в триггере 641условий будет записан результатсравнения, нырабатываемый блоком 4сравнения непосредственно перед приходом метки.С приходом метки времени с номеромт.е. с появлением импульса на 3-мвыходе второй группы выходов формиро1099 28 510 20 25 30 45 50 55 Если же триггер 64 условий установлен в единичное состояние результат сравнения равен единице), выход элемента И Ь 6 установлен в "1" и сигнал с выхода узла 54 управления выборкой поступает на вход "Счет счетчика 49 команд, увеличивая его содержимое ца единицу. Тем самым, начинает 27 153вн вход элемента И 56 и при приходесигнала от выхода узла 54 управлениявыборкой, на вход "Прием" счетчика 49команд. Такю образом, в счетчик 49команд записывается адрес следующейпо порядку команды. Огметим, что повходу "Счет" счетчика 49 команд сигнал не поступает, поскольку на втором входе элемента И 57 с вьхода элемента 1 ЬЬ поступает значение "О",т.е. на первый вход элемента И 66 подается значение "О .Бторой режм. Быполняется переходпо указанному адресу (безусловньй переход) . При этом в поле 71 адреса перехода команды записывается адрес,по которому необходимо выполнить безуслоныйереход, а в поле 73 признака перехода записывается значение1". Работа блока 11 управления прирассматриваемом режиме полностью совпадает с работой в первом режиме.Третий режим, Переход по указанному адресу выполняется в зависимостиот результата операции сравнения, выполняемой в блоке 4 сравнения (условный переход),Б эам режиме в поле 71 адреса перехода команды записывается адрес, покоторому необходимо выполнить переходпри условии, что результат операциисравнения по всем незамаскированнымразрядам равен "О", Б поле 73 признака перехода записывается значение 0При выполнении указанной команды значение О признак перехода поступает;ца вход ицвертора Ь 3, на выходе которого появляется значение "1".Если к моменту прихода метки времени триггер 64 условий установлен внулевом состоянии ,результат сравненя равен нулю), на выходе элементаИ Ь 5 установлено значение "1", которое через элементы ИЛИ 62 и И 56 разрешает прохождеие сигнала с выходаузла 54 управления выборкой на вход"Прием" счетчика 49 команд, Тем самымв счетчик 49 команд записывается адрес с поля 71 команды,ся процесс выборки команды, следующейза рассматриваемой,Работа блока 11 управления прекращается при отсутствии тактовых импульсов, т,е. при останове генератора 30тактовых импульсов. Генератор 30 тактовых импульсов может бьп ь остановленпрограммно командой, в поле 70 микроопераций которой соответствующий разряд установлен в "1", либо принудительно от блока 12 ввода,Формула изобретения Устройство для контроля микропроцессорных блоков, содержащее блок регистров, блок сравнения, блок мультиплексоров, блок сверхоперативной памяти, генератор псевдослучайных тестов, формирователь псевдослучайной последовательности, блок памяти тестов, блок управления, блок ввода, блок вывода, эталонный микропроцессорный блок, причем первая и вторая группы выходов блока регистров и первая и вторая группы инФормационных входов блока сравнения подключены соответственно к группе входов-,выходов эталонного микропроцессорного блока и групг.е входов-выходов устройства для подключения к входам-выходам контролируемого микропроцессорного блока, третья группа выходовблока регистров соединена с группойразрешающих входов блока сравнения,группа входов синхронизации блокарегистров, блока сверхоперативной памяти, группы адресных входов группывходов синхронизации генератора псевдослучайных тестов, группа адресных входов ормирователя псевдослучайнойпоследовательности н группа адресныхвходов блока памяти тестов подключены к первой группе выходов блока управления, первая, вторая и третья группы инФормационньх входов блока мультиплексоров соединены соответ,ственно с группой выходов генерато-ра псевдослучайных тестов, группойвыходов Формирователя псевдослучайной последовательности и группой выходов блока памяти тестов, втораягруппа выходов блока управления соединена с первой группой инрормационных входов блока вывода, группа вхо"дов кода команды блока управления соединена с группой информационных выходов блока ввода, о т л и ч а ю -29 15310 щ е е с я тем, что, с целью расширения функциональных возможностей за счет возможности программирования алгоритмов контроля при различных сочетаниях временных параметров сннхро 5 последовательностей объекта контроля, устройство, содержит формирователь синхросерий, первая и вторая группы выходов которого соединены соответственно с первой группой информационных входов блока регистров и группой входов синхросерин блока управления, вход останова формирователя синхросерий подключен к первой группе выходов блока управления, тактовый выход формирователя синхросерий подключен к тактовому входу блока управления, группа входов логических условий блока управления соединена с второй груп пой информационных входов блока вывода и группой выходов блока сравнения, группа управляющих входов блока сравнения и группа управляющих входов блока вывода подключены к первой груп пе выходов блока управления, первая группа выходов блока мультиплексоров соединена с третьей, группой информационных входов блока сравнения и с второй группой информационных входов бло ка регистров, третья группа информацнонных входов которого подключена к второй группе выходов блока мультиплексоров, группа адресных входов блока мультиплексоров соединена с груп 35 пой выходов блока сверхоперативной памяти, группа управляющих входов блока регистров, группа входов записи блока сверхоперативной памяти, группа управляющих входов формирователя 40 синхросерий, группа управляющих входов генератора псевдослучайных тестов, группа управляющих входов формирователя псевдослучайной последовательности, группа входов записи блока 45 памяти тестов, группа входов записи блока управления подключены к группе управляющих выходов блока ввода, группы информационных входов блока сверхоперативной памяти, формирователя синхросерий, генератора псевдослучайных тестов, формирователя псевдослучайной последовательности и блока памяти тестов подключены к группе информационных выходов блока ввода,2. Устройство по и. 1, о т л и - ч а ю щ е е с я тем, что формирователь синхросерий содержит три элемента ИЛИ, генератор тактовых импульсов,99 30счетчик, блок памяти, регистр, группуэлементов И, элемент задержки, причем первые входы первого, второго итретьего элементов ИЛИ, вход пуска генератора тактовых импульсов, входзаписи блока памяти, вход сброса регистра соединены с соответствующимивходами группы управляющих входовформирователя синхросерий, вход останова генератора тактовых импульсовсоединен с выходом первого элементаИЛИ, второй вход которого соединен свходом останова формирователя синхросерий, выход генератора тактовых импульсов соединен с вторым входом второго элемента ИЛИ, с входом элементазадержки, с входом записи регистра,атакже с выходом тактовых сигналов формирователя синхросерий, выход второго элемента ИЛИ соединен с суммирующим входом счетчика, вход сброса которого соединен с выходом третьегоэлемента ИЛИ, группа выходов счетчика подключена к адресным входам блокапамяти, информационные входы которогосоединены с группой информационныхвходов формирователя синхросерий, выходы блока памяти соединены с группой информационных входов регистра,нулевой разряд регистра соединен свторым входом третьего элемента ИЛИ,выходы разрядов первой группы регистра соединены с первыми входами элементов И группы, вторые входы которых соединены с ь лходом элемента задержки, выходы разрядов второй группы регистра соединены с первой группой выходов формирователя синхросерий, а выходы элементов И группы соединены с второй группой выходов.формирователя синхросерий,3. Устройство по п. 1, о т л ич а ю щ е е с я тем, что блок-управления содержит счетчик команд, память команд, регистр команд, группу элементов И, элемент ИЛИ, два элемента И, узел управления выборкой, содержащий дешифратор, группу элементов И и элемент ИЛИ, узел анализа условий, содержащий два элемента ИЛИ, два элемента И, элемент НЕ и триггер условий, причем первый вход элемента ИЛИ, входы сброса регистра команд и счетчика команд, вход записи памяти команд соединены с группой входов записи блока управления, информационные входы счетчика команд соединены31 153109 с соответствующими разрядами выхода поля адреса перехода регистра команд, выходы счетчика команд подключены к адресным входам памяти команд, а также соединены с второй группой выходов5 блока управления, информационные входы памяти команд соединены с группой входов кода команды блока управления, суммирующий вход счетчика команд соединен с выходом элемента ИЛИ, второй вход которого соединен с выходом первого элемента И, вход записи счетчика команд подключен к выходу второго элемента И, первый вход которого соединен с выходом первого элемента ИЛИ узла анализа условий, выходы памяти команд соединены с информационными входами регистра команд, вход записи которого соединен с входом тактовых 20 сигналов блока управления выходов разрядов полей адреса блока сверхоперативной памяти, адреса блока памяти тестов, управления коммутацией регистра команд соединены с, соответствующи ми выходами первой группы выходов блока управления, выходы разрядов поля микроопераций регистра команд соединены с первыми входами соответствующих элементов И группы, вторые входы 30 которых соединены с первым входом первого и вторым входом второго элементов И и выходом элемента ИЛИ узла управления выборкой, .а выходы подключены к соответствующим выходам первой 9 32группы выходов блока управления, выходы разрядов поля метки времени регистра команд соединены с входами дешифратора узла управления выборкой,выходы дешифратора соединены с первыми входами соответствующих элементов И группы узла управления выборкой,вторые входы которых подключены к соответствующим входам группы входовсинхросерий блока управления, а выходы соединены с входами элемента ИЛИузла управления выборкой, выход поляпризнака перехода регистра команд соединен с входом элемента НЕ и первымвходом первого элемента ИЛИ узла анализа условий, входы второго элементаИЛИ узла анализа условий соединены ссоответствующими входами группы входов логических условий блока управления, а выход соединен с информационнымвходом триггера условий, синхровходкоторого соединен с входом записирегистра команд, прямой выход триггера условий соединен с первым входомпервого элемента И узла анализа условий, выход которого соединен с вторымвходом первого элемента И,инверсныйвыход триггера условий соединен с первым входом второго элемента И узла анализа условий, выход которого соединенс вторым входом первого элемента ИЛИузла анализа условий, выход элемента НЕсоединен с вторыми входами первого и второго элементов И узла анализа условий.1531099 роля микропроЦессорных блоков за счетвозможности программирования алгоритмов контроля при различных сочетанияхвременных параметров синхропоследонателъностец объекта контроля. Перед началом проверки с помощью блока 12 ввода производится загрузка хранимыхтестов в блок 10 памяти модифицированной матрицы переходных вероятностей и кодов, из которых генерируетсямарковская последовательность, - нпамять Формирователя 9 псевдослучайной последгнательцости, кодов управления блоком 5 мультиплексоров - нблок 6 снерхопенативцой памяти, программы формирования периодических воздействий и меток времени - в памятьформирователя 7 синхросерий, программы проверки объекта контроля - в памяь блок 11 управления. Очередноевходное но-,действие формируется путемсуперцозииии хранимого теста из блоИзобретение относится к вычислительной технике, в частности к средствам автоматического контроля цифро вых объектов, и может быть использовано для высокочастотной Функциональной проверки микропроцессоров, блоков ЗВМ, построенных на основе микропроцессоров и других схем большой степени интеграции, целых микро-ЭВМ и прочих сложных устройств в процессе их произнодства и эксплуатации.1Цепью изобретения является расширение Функциональных возможностей устройства за счет возможности программирования алгоритмов контроля при различных сочетаниях временных параметров синхропоследовательностей объекта контроля,45 На Фиг. 1 предстанлена структурная схема устройства контроля микропроцессорных блоков; ца Фиг. 2 - схема одного разряда, блока регистров, блока сравнения и блока мультиплексоров; на Фиг, 3 - схема Формирователя синхросерий; ца фиг. 4 - схема генератора псевдослучайных тестов; ца Фиг, 5 схема Формирователя псевдослучайной55 последовательности; ца Фиг. Ь - схема блока управления: ца фиг. 7 - Формат команд блока упранлеция; на фиг. 8 - временные диаграммы синхросерий и мека 10 памяти, псевдослучайного тес-та от генератора 8 и очередног о одамарковской последовательности от формирователя 9. Необходимый источникподключается к блоку 1 регистров через блок 5 мультиплексоров. При суперпозиции выбор соответствующих полей задается управляющими кодамицз блока 6 сверхоперативной памяти.Сигналы синхронизации с выхода формирователя 7 подаются на контролируемыймикропроцессорный блок 3 и эталонныйблок 2 через блок 1 регистров, Блок 4сравнения выполняет сравнение откликов и выдает результаты сравнения наблок 13 вывода и блок 11 управления.Подача входных воздействий и опросоткликов блоков 2 и 3 выполняютсяв моменты времени, задаваемые программой контроля из памяти Форгцрователя 7 сицхросерий, 2 з,п. Ф-лы.10 ил. ток времени для некоторого объектаконтроля; ца Фиг. 9 - таблица содержимого блока памяти формирователя синхросерий для выбранного объекта контроля; на Фиг, 10 - временные диаграммы работы формирователя синхросерий.В состав устройства (фиг. 1) входят блок 1 регистров, эталонный 2 иконтролируемый 3 микропроцессорныеблоки (объекты), блок 4 сравнения,блок 5 мультиплексоров, блок 6 снерхоперативной памяти, Формиронатель 7синхросерий, генератор 8 псевдослучайных тестов, Формирователь 9 псевдослучайной последовательности, блок10 памяти тестов, блок 11 управления,блок 12 ввода, блок 13 вывода.Каждый из блоков 1, 4 и 5 состоитиз Г идентичных схем (разрядов), каждая из которых соответствует одномувыводу проверяемого и эталонногообъектов, Величина И определяетсячислом вындов у объектов, для большинства микропроцессорных блоков достаточно И = 256.Блок 1 регистров предназначен дляопределения Функции канала в каждомтакте проверки, для хранения и выдачивходных воздейстний на объект контроля и эталон,Схема любого -го разряда блока 1регистров (фиг. 2) содержит триггер1531099 В 7,Яф /. / / Ъ./ /Ъ./у / Г /Ф//1Ъ Редактор Н. Лазаренко Заказ 8028/50 Тираж 668 ПодписноеВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР 113035, Москва, Ж, Раушская наб., д. 4/5 Производственно-издательский комбинат "Патент", г. Ужгород, ул. Гагарина, 101 87 8 У У 1 г О УФ УХ Составитель Д. ВанюхинТехред М,Ходанич Корректор Э. Лончакова99 6Кокчутатор 23 предназначен для выбора в качестве первого операнда 1операции сравнения отклик объекта контроля в текущем такте либо значение, хранимое в триггере 22 данных.Коммутатор 24 предназначен для выбора в качестве второго операнда операции сравнения отклик эталона либо данные от блока 5 мультиплексоров.Операция сравнения выполняетсясумматором 25 по модулю два.Элеме нт И 26 обе спечивает передачу результата сравнения на выходблока 4 ипи его блокировку в зависимости от состояния триггеров 14 коммутации и 16 данных блока 1 регистров,Таким образом, в сравнении участвуют только те разряды, для которых,во-первых, триггеры 14 коммутацииустановлены в "1" (соответствующиевыводы блоков 2 и 3 являются выходами) и, во-вторых, триггеры 16 данныхтакже установлены в единицу (рассматриваемые разряды не маскируются).Блок 5 мультиплексоров предназначен для выбора источника данных дляблока 1 регистров и блока 4 сравнения, Управление процессом выбора источника осуществляется двухразряднымкодом, поступающим от блока 6 сверхоперативной памяти.Любой -й разряд блока 5 мультиплексоров (Фиг. 2) содержит дешифратор27, элемент ИЛИ 28, элемент И-ИЛИ 29.Лешифратор 27 предназначен дляанализа кода, поступающего с блока 6сверхоперативной памяти.Злемент И-ИЛИ 29 в зависимости отсигналов на выходе дешифратора 27подключает к первому выходу 1-го разряда блока 5 один из источников данных: если на входе дешифратора код"00" - генератор 8 псевдослучайныхтестов; если на входе дешифратора код"01" - формирователь 9 псевдослучайной последовательности; если на входедешифратора код "10" или "11" - блок10 памяти тестов.Выход старшего разряда дешиАратора27 составляет второй выход -го разряда блока 5 мультиплексоров.Таким образом, если на 1-й разрядблока 5 мультиплексоров от блока 6сверхоперативной памяти поступаеткод "11", на его втором выходе появляется значение "1", которое при прие 25Триггер 16 данных предназначен дляхранения значения сигнала, подаваемого в текущем такте проверки на входпроверяемого и эталонного объектовпри условии, что на рассматриваемыйвход не поступает сигнал от формирователя 7 синхросерий, а также для хранения мас и сравнения при выполнении операций сравнения.Блок 4 сравнения предназначен для35выполнения поразрядного сравненияуказанных операндов. Операндом можетбыть отклик объекта контроля, откликэталона, данные, хранимые в блоке 4сравнения, данные поступающие от блока 5 мультиплексоров, Выбор конкретных операндов, участвующих в операциях сравнения, определяется управляющими сигналами от блока 11 управления,В каждый -й разряд блока 4 сравнения входят (Фиг. 2) повторитель21, триггер 22 данных, коммутаторы23 и 24, сумматор 25 по модулю дваи элемент И 26,5011 овторитель 21 предназначен дляразвязки выводов объекта контроляот входов триггера 22 данных и коммутатора 23, что позволяет проверятьобъекты контроля с коэффициентом раз 55ветвления выводов, равным единице.Триггер 22 данных предназначендля запоминания и хранения откликаобъекта контроля . 45 5 1531014 коммутации, триггер 15 синхронизации, триггер 16 данных, элемент И-ИЛИ,17, элементы И 18 - 20,Триггер 14 коммутации определяетФункцию канала в текущем такте проверки: подача сигнала на вход объекта(триггер установлен в "0") или опросего выходного сигнала (триггер установлен в "1"). Б последнем случае онпереводит элементы И 19 и 20 в высоконмпендансное состояние выхода.Триггер 15 синхронизации определяет источник входного воздействия,подаваемого на вход объекта и эталона. 15Если триггер 15 установлен в единицу,на вход объекта и эталона через элементы 17,19 и 20 подается сигнал отформирователя синхросерий. В противном случае,т.е. когда триггер 15 сннхронизации установлен в "0", на входпроверяемого и эталонного объектовподается содержимое триггера 16 данных.ме в -й триггер 14 коммутации черезего инверсный выход переводит элементы И 19 и 20 в высокоимпендансноесостояние выхода, т.е. ь-й выводобъектов 2 и 3 рассматривается каквыход, Одновременно по первому выходу 1-го разряда блока 5 мультиплексоров поступает информация от блока 10памяти тестов, которая записывается 1 Ов д-й триггер 16 данных блока 1 регистров.Если же на д-й разряд блока 5 мультиплексоров поступают коды "00","01" либо "10", на его втором выходе появляется значение "О", котороепри приеме в .-й триггер 14 коммутации через эгементы И 1 9 и 20 разрешает прохождение сигнала с выхода1-го триггера 16 данных на объекты 202 и 3, т.е. -й вывод объектов 2 и 3рассматривается как вход,При этом сигнал с прямого выхода-го триггера 14 коммутации через элементы И 18 и 26 запрещает передачу 25результата сравнения по -му выводу(как уже было отмечено, этот выводявляется входом проверяемого объекта)в блок 11 управления.Если на -й разряд блока 5 мультиплексоров поступает код "00", в -йтриггер. 16 данных по первому выходу-го разряда блока 5 записывается информация с -го выхода генератора 8псевдослучайных тестов; если на д-йразряд блока 5 мультиплексоров поступает код "01", в 1-й триггер 16 данных записывается информация с -говыхода формирователя 9 псевдослучайной последовательности; если на -й 40разряд блока 5 мультиплексоров поступает код " 10", в ь-й триггер 16 данных записывается информация с -говыхода блока 1 О памяти тестов.4Таким образом, блок 5 мультиплексоров позволяет одновременно и независимо друг от друга передавать для каждого ь-го разряда следующую информацию: по второй группе выходов - является -й вывод эталонного 2 и проверяемого 3 объектов входом либо выходом; по первой группе выходов если ь-й вывод объектов 2 и 3 является выходом, передается информация о том, участвует ли данный выход в операции сравнения с эталоном (маска сравнения), если же -й выход проверяемого объекта является входом, не-. редается входное воздействие от выбранного источника.Блок 6 сверхоперативной памятипредназначен для хранения кодов управления блоком 5 мультиплексоров,Разрядность блока 6 сверхоперативнойпамяти равна 2 И, т.е. каждому разряду блока 5 мультиплексоров соответствует группа из двух разрядов блока6 сверхоперативной памяти.Формирователь 7 синхросерий(фиг, 3) предназначен для формирования меток времени (вторая группа выходов), периодических воздействий,подаваемых на объект контроля и эталон (первая группа выходов), и тактовых импульсов (выход тактовых сигналов)Под термином "метка времени"подразумевается сигнал на одноч изразрядов второй группы выходов формирователя 7, а под термином "номер мет"ки" - номер соответствующего разряда.Формирователь 7 синхросерий содержит генератор 30 тактовых импульсов,счетчик 31, блок 32 памяти, регистр33 с выходами 33. 1 младшего разряда,332 - разрядов меток времени, 33.3разрядовпериодических воздействий,три элемента ИЛИ 34-36, элемент 37задержки, группу 38 элементов И,Генератор 30 тактовых импульсовпредназначен для выработки непрерывной последовательности импульсов,Пуск генератора осуществляется управляющим сигналом по входу "Пуск", аего останов - управляющим сигналомпо входу "Стоп",Счетчик 31 предназначен для последовательного перебора адресов блока32 памяти, блок 32 памяти - для хранения программы формирования периодических воздействий и меток времени.Каждое слово блока 32 памяти содержитМ + М + 1 разрядов, где М - числоформируемых меток времени,Регистр 33 предназначен для фиксации информации считанной иэ блока 32памяти, элемент ИЛИ 34 - для объединения управляющих сигналов, поступающих от блока 12 ввода и блока 11 управления, элемент ИЛИ 35 - для объединения сигналов от генератора 30тактовых импульсов и блока 12 ввода,элемент ИЛИ 36 - для объединения сигналов от блока 12 ввода и выхода 33. 1регистра 33, элемент 37 задержки -для устранения состязаний на входахэлементов И группы 38.45 Группа 38 элементов И предназначена для обеспечения одинаковой длительности импульсов, являющихся метками времени.Генератор 8 псевдослучайных тестов слуяит для формирования псевдослучайных чисел. В простейшем случаеон может быть реализован на сдвиговых регистрах с.обратными связями.На фиг. 4 показан вариант генератора,в котором используется сдвиговый регистр 39 и один сумматор 40 по модулю два.Формирователь 9 псевдослучайной 15последовательности (фиг, 5) служитдля формирования псевдослучайных Иразрядных кодов, описываемых матрицейпереходных вероятностей цепи Маркова, Формирователь 9 содержит генератор 41 псевдослучайных чисел, счетчик 42 столбцов, счетчик 43 строк,память 44 модифицированной матрицыпереходных вероятностей, счетчик 45адресов, память 46 кодов, два элемента 4 и 48 задержки.Генератор 41 псевдослучайных чиселвырабатывает равномерно распределенныечисла. В частности, он может быть реализован аналогично генератору 8 насдвиговых регистрах с обратными связями,Счетчик 42 столбцов предназначендля хранения случайного числа и формирования адресов информации, вводимой перед началом проверки в память44 модифицированной матрицы переходных вероятностей.Счетчик 43 строк служит для хранения номера (адреса) строки и формирования адресов информации, вводимойперед началом проверки в память 44модифицированной матрицы переходныхвероятностей . 11 амять 44 модифицированной матрицы переходных вероятностей представляет собой двухмерный массив из 1 о 8 и 1-разрядных слов, где и - число состояний цепи Маркова. Адресация 5 О ,слова осуществляется путем указания н омера строки в счетчике 43 строк и номера столбцов в счетчике 42 столбцовЧисло строк памяти 44 модифицированной матрицы переходных вероятностей равно и а число столбцов - Щ12 , где ш определяется способом представления переходных вероятностейРк ввиде Р;=2 Счетчик 45 адресов предназначендля хранения считанного из памяти 44модифицированной матрицы переходныхвероятностей номера очередного состояния цепи Маркова, а также для формирования адресов информации, вводимойперед началом проверки в память 46кодов.Память 46 кодов содержит и слови слуялт для хранения И-разрядных кодов. Каждому состоянию цепи Марковасоответствует некоторый код в памяти46 кодов,Элемент 47 задержки обеспечиваетзадержку управляющего сигнала на время срабатывания генератора 41 псевдослучайных чисел. Элемент 48 задержки обеспечивает задержку управляющегосигнала на время выполнения операциичтения из памяти 44 модифицированнойматрицы переходных вероятностей.Блок 10 памяти тестов предназначендля хранения тестов, задаваемых детерминированными наборами, масок сравнения, эталонных реакций (если при проверке отсутствует эталонный объект),а также других данных для блока 1регистров и блока 4 сравнения.Блок 11 управления (фиг. 6) предназначен для программного управленияпроцессом контроляБлок содержитсчетчик 49 команд, память 50 команд,регистр 51 команд с выходом 51.1 адреса блока 6 сверхоперативной памяти,выходом 512 адреса блока 10 памятитестов, выходом 51.2 управления коммутаторами 23 и 24, выходом 51.4 кодамикроопераций, выходом 51.5 адресаперехода, выходом 51.6 кода меткивремени выходом 51,7 признака перехода, элемент ИЛИ 52, группу элементов И 53, узел 54 управления выборкой, узел 55 анализа условий, два элемента И 56 и 57.Счетчик 49 команд предназначен дляхранения адреса, по которому выполняется обращение к памяти 50 команд.Память 50 команд служиг для хранения программы контроля.Регистр 51 команд предназначен дляхранения текущей команды, элемент ИЛИ52 - для объединения управляющих сигналов от блока 12 ввода и элементаИ 57, группа 53 элементов И - для выдачи сигналов микроопераций в моментвремен, определяемый схемой 54 управления выборкой, узел 54 управления выборкой - для определения момента вы 11 153дачи сигналов микроопераций и запуска операции выборки очередной команды.Узел 54 управления выборкой состоит(Фиг. Ь) из дешифратора 58, группы59 элементов И, элемента ИЛИ 60.Сигнал на выходе узла 54 управления выборкой появляется в момент вре-,мени, укаэанном меткой времени, номеркоторой задается кодом на выходе 51,6регистра 51 команд,Узел 55 анализа условий предназначен для определения способа формирования адреса следующей команды в соответствии со значением выхода 51.7признака перехода регистра 51 иоманди результата сравнения в блоке 4сравнения. Узел 55 анализа условий(Фиг, 6) содержит два элемента ИЛИ61 и 62, элемент НЕ 63, триггер 64условий, два элемента И 65 и 66.Триггер 64 условий служит для хранения результата операции сравнения,выполняемой в блоке 4, путем объединения с помощью элемента ИЛИ 61 результатов сравнения по каждому из разрядов .Элемент НЕ 63, элементы И 65 и 66,элемент ИЛИ 62 выполняют анализ признака перехода с выхода 51.7 регистра51 команд ("0" - условный, "1" - безусловный), а также значение условияиз триггера 64 условий и вырабатываетуправляющие сигналы для формированияадреса следующей комаиды (переход поадресу с выхода 51.5 регистра 51 команд либо по адресу, из счетчика 49команд, увеличенного на единицу).Элементы И 56 и 57 предназначеныдля блокировки процесса выборки доприхода сигнала запуска выборки отузла 54 управления выборкой.На Фиг. 7 использованы следующиеобозначения: 61 - поле адреса блока6 сверхоперативной памяти, куда записывается адрес, по которому при выполнении команды осуществляется операция чтения из блока 8 сверхоперативной памяти; 68 - поле адреса блока 10памяти тестов, куда записывается адрес, по которому при выполнении команды осуществляется чтение из блока10 памяти тестов; 69 - поле управления коммутаторами 23 и 24, куда заносятся значения управляющих сигналов,настраивающих коммутатор 23 на передачу информации с триггера 22 данныхлибо передачу откликов с проверяемогообъекта, коммутатор 24 на передачу 1099 12отклика от эталонного объекта либопередачу информации от блока 5 мультиплексоров; 10 - поле кода микроопераций, куда заносятся значения следУюЩих управляющих разрядов: "Прием"в триггер 14 коммутации, "Прием" втриггер 15 синхронизации, "Прием" втриггер 16 данных, "Прием" в триггер22 данных, "Стоп" на генератор 30 тактовых импульсов, "Пуск" формирователя 9 псевдослучайной последовательности, "Прием" в блок 13 вывода; 71поле адреса перехода, куда записывается адрес, по которому передаетсяупраяление при безусловном переходе,либо при условном переходе, если результат операции сравнения в блоке4 сравнения равен нулю; 72 - поле ко да метки времени, куда заносится номер метки времени (микроопераи;.и изполя 70 выдаются на управляемые блоки в момент прихода метки с указанным номером, одновременно при этом 25 запускается процесс выборки очереднойкоманды); 73 - поле признака перехода, куда заносится ноль при необхо-димости выполнения условного перехода и единица при безусловном перехоНа Фиг. 8 обозначены временная диаграмма 74 тактовых импульсов, временная диаграмма 15 первой серии синхронизации (серия Ф 1), временная диаграмма 76 второй серии синхронизации(серия Ф 2), временная диаграмма 77сигнала, определяющая момент выполнения команд, не связанных с обменом(метка МО); временная диаграмма 18 40 сигнала, определяющего моменты подачи входных воздействий на объекты2 и 3 (метка М 1); временная диаграмма 9 сигнала, определяющего моментыкоммутации двунаправленных выводовобъектов 2 и 3 (метка М 2); временнаядиаграмма 80 сигнала, определяющегомоменты приема откликов объектов 2 и3 (метка МЗ) .На Фиг, 10 обозначены сигнал 81на входе "Пуски генератора 30 тактовых импульсов, сигнал 82 на входе"Стоп генератора 30 тактовых импуль. сов, сигнал 83 на выходе генератора30 тактовых импульсов, сигнал 84 навыходе элемента ИЛИ 36, сигнал 85 навыходе счетчика 31, сигнал 86 на выходе блока 32 памяти; сигналы 87-90на нулевом, первом, втором и третьемразрядах соответственно выхода 33.2регистра 33 сипази 9 и 92 на пятом и на седьмом выходах соответственно первой группы выходов формирователясигналы 93-96 на нулевом метка МО), на первом ( метка М 1), на втором5 (метка М 2), на третьем (метка МЗ) выходах соответственно второй группы выходов формирователя 7.Устройство работает следуюцим образомВ исходном состоянии генератор 30 тактовых импульсов находится в состоянии останова.Перед началом проверки на соответ-, ствующих управляющих выходах блока 12 ввода формируются управляющие сигналы, устанавливающие в нулевое состояние регистр 51 команд блока 11 управления и регистр 33 формирователя 7 синхросерий, в единичное состояние триггеры 14 коммутации блока 1 регистров. Тем самым, на управляющих выходах блока 11 управления устанавливаются нулевые значения, выходы элемен тов И 19 и 20 переводятся в высокоимпендансное состояние, а на выходе 33.1 регистра 33 установлено значение "0". Далее с помощью блока 12 ввода выполняется загрузка блока 6 сверхоперативной памяти, блока 32 памяти формирователя 7 синхросерий, сдвигового регистра 39 генератора 8 псевдослучайных тестов, памяти 44 модифицированной матрицы переходных вероятностей и памяти 46 кодов35 формирователя 9 псевдослучайной последовательности, блока 10 памяти тестов, памяти 50 команд блока 11 управления.При загрузке блока 6 сверхопера" тивной памяти и блока 10 памяти тестов, адреса ячеек памяти и управляющие сигнал записи формируются на соответствующих управляющих выходах блока 12 ввода, а данные - на соответствующих информационных выходах блока 12 ввода.При загрузке блока 32 памяти формирователя 7 синхросерий адреса ячеек памяти задаются счетчиком 31,50 данные, записываемые в память, формируются на соответствующих информационных выходах блока 12 ввода, а сигналы управления счетчиком 31 и записью в блоке 32 памяти формируются на соответствующих управляющих выходах блока 12 ввода, При этом в блок 32 памяти загружается следующая информа ция. Пусть запани временные диаграммы синхросерий, которые подаются навыводы, объекта 3 контроля и временные диаграммы меток времени, Интервалы времени измеряют вотносительнык единицах, равных периоду импульсов генератора 30 тактовыхимпульсов. Через Т обозначим периодсинхроимпульсов и меток времени,В с-е слово,= 0,1 Т - 1,блока 32 памяти записывается следующая информация: ь нулевом разрядезаписывается ноль, если с ( Т - 1, иединица, если= Т - 1; в каждом изразрядов 1 записываетсязначение соответствующего синхросигнала на с-м такте; в разряде И+3+1,= О М, записывается единица,если на -м такте должна выдаватьсяметка с номероми ноль в противномслучае.Значение остальных разрядов -гослова произвольное,П р и м е р. Пусть проверяемыйобъект 2 имеет И = 8 выводов, причемна выводы 5 и 7 подаются синхроимпульсы серий Ф 1 и Ф 2. Подача входных воздействий выполняется до перехода сигнала Ф 1 из "0" в1", а прием отклика - после перехода сигнала Ф 2 из "1" в "0".Пусть команды, не связанные с обменом, выполняются с частотой поступления тактовых импульсов. Для этого воспользуемся меткой с номером "0 . Для организации обмена воспользуемся меткой с номером "1" - моменты подачи входных воздействий, меткой с номером "2" - моменты коммутации двунаправленных выводов, и меткой с номером 3 - моменты приема откликов.Временные диаграммы синхросерий и меток для рассмотренного примера приведены на фиг, 8, где Т 12.Содержимое блока 32 памяти для рассматриваемого примера приведено в таблице на фиг. 9, где символом Х обозначено безразличное состояние.При загрузке генератора 8 псевдослучайных тестов данные для записи в сдвиговом регистре 39 формируются на соответствующих информационных выходах, а сигналы приема в регистр 39 - на соответствующих управляющих выходах блока 12 ввода.При загрузке памяти 44 модифицированной матрицы переходнык вероят 16153109915ностей адреса ячеек памяти задаютсясчетчиками 42 столбцов и 43 строк,данные, записываемые в память, формируются на соответствующих информацн 5онных выходах, а сигналы управлениясчетчиком 42 столбцов, счетчиком 43строк и записью в память 44 - насоответствующих управляющих выходахблока 12 ввода. При этом в память 44загружается модифицированная матрицапереходных вероятностей А, получаемаяследующим образом,Пусть задана простая однороднаяепь Маркова 8 1 э;, 1 О,псатрицей переходных вероятностей Р =ПР; /, где Р- вероятность перехода эа один такт иэ состояния з,д жтдыи ц2-- целое. Модифицированная матрица переходных вероятностей А имеет вид А а;1 1, 1. О,п,0,2-1. Строка А, соответствующаясостоянию з;, представляет собой числовую последовательнссть, состоящую 25из и серий, причем К-я серия состоит из номеров К, повторенных ; раз.1 5 130шф 3;А;=(0,01,11,1,1,2).При загрузке памяти 46 кодов адреса ячеек памяти задаются счетчиком45 адресов, данные, записываемые впамять, формируются на соответствующих информационных выходах, а сигналы35управления счетчиком 45 адресов и записью в память 46 кодов - на соответствующих управляющих выходах блока 12ввода,40При загрузке памяти 50 команд блока 11 управления адреса ячеек памяти задаются счетчиком 49 команд, данные для записи в памяти 50 Формируются на соответствующиХ информационных 45выходах, а сигналы управления счетчиком 49 команд и записью в памяти 50 на соответствующих управляющих выходах блока 12 ввода.После завершения процесса загруз"ки блок 12 ввода с помощью соответствующих сигналов на управляющих выхо-,дах устанавливает в нулевое состояние счетчик 31, счетчик 43 строк исчетчик 49 команд, Далее начинаетсясам процесс высокочастотной проверки.Без ограничения общности примемдля определенности, что прием информации в триггеры коммутации 14, синхрониэации 15 и данных 16 блока 1 регистров осуществляется по заднему фронтууправляющего сигнала на соответству-ющем синхровходе; прием информациив триггер 22 данных блока 4 сравнения, в триггер.64 условий блока 11управления - по переднему фронту управляющего сигнала на синхровходе;прием информации в регистре 33 формирователя 7 синхросерий, в регистр 51команд блока 11 управления, в счетчики столбцов 42, строк 43 и адреса 45формирователя 9 псевдослучайной последовательности, в счетчик 49 команд,а также увеличение их содержимого ипуск генераторов 8 и 41 выполняютсяпо переднему Фронту соответствующегоуправляющего сигнала; очередное псевдослучайное число на выходах генераторов 8 и 41 появляется за время, непревышающее длительности тактовогосигнала,Подразумевается также, что блок 6 сверхоперативной памяти, блок 9 памяти тестов, блок 32 памяти Формирователя 7 синхросерий и памяти 44 модиФицированной матрицы переходных вероятностей, памяти 46 кодов, памяти 50 команд имеют одинаковое время выбор-. ки, не превосходящей длительности тактового импульса.Сигнал пуска, сфо 1 мированный на соответствующем управляющем выходе блока 12 ввода запускает Формирователь 7 синхросерий. При этом генератор 30 тактовых импульсов начинает вырабатывать непрерывную последовательность импульсов, По первому тактовому импульсу в регистр 51 команд с выхода памяти 50 команд заносится первая команда программ контроля, которая хранится по нулевому адресу.При синхронной организации обмена с проверяемым объектом работа устройства в каждом тактевысокочастотной проверки сводится к следукщей последовательности шагов, задаваемых командами программы, хранимой в памяти 50 команд блока 11 управления, Для определенности далее считается, что последовательность синхронизации объекта состоит иэ двух серий Ф 1 и Ф 2, причем подача входных воздействий осуществляется в моменты времени, задаваемые меткой М 1, входы объекта контроля и эталона дОлжны оставаться беэ изменений до момента времени, эа"даваемого меткой М 2, а снятие откликов объектов должно выполняться в моменты времени, задаваемые меткой МЗ,Рассмотрим сперва работу устройст 5ва при реализации алгоритма контроля,при котором входные воздействия подаются на эталонный и проверяемый объекты 2 и 3 без подробного анализа откликов проверяемого объекта и выпол 10няется лишь сравнение откликов объектов 2 иЗ,Шаг 1. Выполняются логическое подключение второй группы выходов (выходов периодических воздействий) формирователя 7 синхросерий к соответ ствующим входам эталонного 2 и проверяемого 3 объектов (синхровходов) и запуск Формирователя 9 псевдослучайнойпоследовательности для получения соответствующих входных воздействийпервого такта высокочастотной проверкиПри этом происходит чтение данных1из блока б сверхоперативной памяти,которые настраивают блок 5 мультиплексоров на передачу информации изблока 10 памяти тестов в блок 1 регистров; чтение слова из блока 10памяти тестов и его запись в триггеры 15 синхронизации блока 1 регист -ров, а также запуск формирователя 9псевдослучайной последовательности,Рассматриваемая команда содержит вполе 72 номера метки времени значение"0" т.е, сигналы приема в триггеры73515 и запуска Формирователя 9 выдаются при поступлении метки времени сномером 0, т.е. Фактически по очередному тактовому импульсу, Шаг 1 выполняется только один раз в началепрограммы высокочастотной проверки,Шаг 2. Выполняется подача входныхвоздействий на эталонный 2 и проверяемый 3 объекты. При этом происходит:чтение данныхиз блока 6 сверхопер.ативной памяти, которые настраиваюткаждый разряд блока 5 мультиплексоров на требуемый источник данных;запуск генератора 8 псевдослучайныхтестов чтение блока 10 памяти тес 150тов; прием данных (входных воздействий), поступающих от генератора 8псевдослучайных тестов, от формирователя 9 псевдослучайной последовательности, от блока 10 памяти тестов втриггеры 16 данных; прием данных свторой группы выходов блока 5 (информация для включения каналов блока 1регистров, связанных с двунаправленными выводами объектов, на выдачусостояния триггеров 16 данных наобъекты) в триггеры 14 коммутации,Рассматриваемая команда содержитв поле 72 номера метки времени значение "1", т.е. сигналы микроопераций(прием в триггеры данных 16 и коммутации 14, запуск генератора 8) выдаются при поступлении метки М 1.Шаг 3Выполняются переключениесоответствующих выводов эталонного 2и проверяемого 3 объектов на выдачуинформации, а также подготовка маскисравнения. При этом происходит чтение блока 6 сверхоперативной памяти,чтение блока 10 памяти тестов; приемданных с второй группы выходов блока5 мультиплексоров для включения каналов блока 1 регистров на прием реакций объектов в триггеры 14 коммутации;прием маски сравнения от блока 10 памяти тестов (по выходам, которые участвуют в сравнении, принимается "1",а по остальным разрядам нОн) в триггеры 16 данных, Б поле 72 номера метки времени рассматриваемой командызаписывается значение "2", т.е. сигналы микроопераций (прием в триггеры 14 и 16) выдаются при поступленииметки М 2,Маг 4, Выполняются опрос выходовэталонного 2 и проверяемого 3 объектов, сравнение незамаскированных выходов объектов 2 и 3, а также запускФормирователя 9 псевдослучайной последовательности для получения соответствующих входных воздействий дляследующего такта с (с = 2,3, ,) проверки (шаг 2)При этом коммутаторы23 и 24 блока 4 сравнения с помощьюуправляющих сигналов с выхода 51.3регистра 51 команд переключаются навыбор операндов для сравнения: "проверяемп объект" и "эталонный объект".К моменту прихода метки МЗ на выходахобъектов 2 и 3 уже установились соответствующие отклики, а на выходе блока 4 сравнения - результат сравненияС приходом метки МЗ выполняется запуск Формирователя 9 и переход: приравенстве откликов (триггер Ь 4 условий установлен в 0) - к командешага 2; при неравенстве (триггер 64условий установлен в " 1") - к команде шага 5В поле 72 номера метки времени команды шага 4 записывается значениен 11