Устройство для адаптивного мажоритарного декодирования фазирующих сигналов

(71) Харьковский ордена Ленина политехнический институт им. В.И. Ленина(56) Авторское свидетельство СССРВ 1073789 А, кл. 0 08 С 19/16,Н 04 Ь 1/10, 1982.Кисоржевский В.Ф. Устройствоконтроля дискретных каналов по отношению сигнал/шум - Электросвязь,1974, Р 3, с. 58, рис. 1.Авторское свидетельство СССРВ 951732, кл. Н 04 Ь 1/1 О,Н 03 К 13/32, 1980.(54) УСТРОЙСТВО ДЛЯ АДАПТИВНОГО МАЖОРИТАРНОГО ДЕКОДИРОВАНИЯ ФАЗИРУЮЩИХСИГНАЛОВ(57) Изобретение относится к электросвязи и может использоваться. дляциклового фазирования в сеансныхсистемах передачи цифровой видеоинФормации. Изобретение позволяет по,Я 01213492 высить надежность и быстродействие установления циклового синхронизма. В начале сеанса связи для вхождения в синхронизм многократно передается Фазирующая кодовая комбинация. Устройство делает попытку выделения, маркера начала первой строки только по окончании выделения Фаэирующего сигнала, Устройство содержит ключ, счетчик, выполненный на элементе счета и элементах И, блок регистров, выполненный на регистрах, переключатель, выполненный на элементах ЗАПРЕТ, элементе И и элементе ИЛИ, детектор состояния канала связи, решающий узел, дешифратор, триггер, элемент ИЛИ, регистр и элемент И. Дешифратор содержит элементы НЕ, ,элементы И-НЕ и элемент ИЛИ. Решающий узел содержит блок элементов И, выполненный на элементах И, блок ЕФ элементов ИЛИ, выполненный на элементах ИЛИ, блок ключей, выполненный на ключах, элемент ИЛИ и распре". делитель импульсов. 1 з.п, Ф-лы.30 50Блок 5 регистров содержит регистры 6 сдвига, число которых равно числу разрядов счетчика 2 и определяется максимальным числом передаваемых .повторений фазирующего сигнала Ф, а , 55 число разрядов каждого регистра 6 равно числу разрядов и в этом сигнале. Решающий узел 12 формирует символы фаэирующего сигнала Ф из кодовчисла единиц 1(=1; и), хранящихсяв блоке 5 регистров.Дешифратор 13 опознает фаэирующую кодовую комбинацию ф записаннуюв регистр 16, или одну из комбинаций,образующихся в этом регистре при еециклическом сдвиге в случае, если вних нет ошибок, и выдает сигнал офазовом положении на выход устройства или сигнал об отсутствии фазовогоположения на единичный вход триггера 14Элементы ИЛИ 15 и И 17 формируютцепь обратной связи регистра 6 вовремя поиска фазового положения.Регистр 16 сдвига предназначендля записи, хранения и переписи результатов мажоритарной обработкипринимаемых повторений фазирующегосигнала.Детектор 11 состояния канала связи анализирует величину отношениясигнал/шум в канале связи и при резком его уменьшении (ниже заданногопорога), выдает управляющий сигналв решающий узел 12.,Детектор 11 состояния канала связи содержит сумматор, разделительнуюцепь, вычитатель, квадраторы, интеграторы и делитель.Телевизионный сигнал (фиг. 2)представляет собой последовательнопередаваемые кодовые комбинациистрок 8;, перед каждой из которыхпередается маркер строки И, В начале сеанса передачи для вхожденияв связь многократно передается фаэирующая кодовая комбинации Ч. Многократная передача фазирующего сигнала в начале сеанса обусловленатем, что в системах цифрового телевидения используются каналы с вероятностью искажения элементарного- 5символа Р 10 , однако при вхождении в связь эта величина может бытьзначительно больше (Р =10 -10 ).При этом улучшение качества каналасвязи происходит не постепенно, начиная с момента вхождения в связь,а достаточно быстрым скачком втечение 10-20 символов после приемапервых 100-150 символов при Ро)10Такая ситуация характерна, например,для систем высокоскоростной связи.Устройство работает следующим образом.Перед началом приема регистры 6 блока 5, регистр 16 и триггер 14 устанавливаются в нулевое состояние.Устройстводелает попытку выделения маркера начала первой строки 1 толь" ко по окончании выделения фазирующе" го сигнала Ф в один из моментов времени 1;(1=1 3)МомеНт начала приема в общем случае может не совпадать с моментом времени начала передачи. Допустим, что прием начался с (1+1)-го символа первого повторения фаэирующего сигнала р Тогда через п тактов (пчисло элементов фазирующего сигна-ла Р) в первый регистр 6 блока 5 окажутся записанными (и) конечных элементов первого повторения и первые х элементов второго повторения фазирующего сигнала Р. При приеме последующих элементов счетчик 2 подсчитывает число единиц д(1=1,), в одноименных разрядах сдвинутых на 1 тактов последовательностей, и соответствующие цифровые коды записывает в блок 5 регистров. На каждом п (-1)+1 такте (где =1,3,5,) начинается попытка выделения фазирующего сигнала Р, Так, например, для = на первом такте цифровые коды помимо записи в блок 5 поступают в решающий узел 12, который работает по правилу:а) если выполняется неравенство; 1,5, (1) то в -ом разряде формируется "1",б) если условие (1) не вьполняется, формируется "0".Формируемая последовательность поступает с выхода решающего узла 12 через элемент ИЛИ 15 в регистр 16, В качестве фазирующего сигнала Р вы-.бирается последовательность Баркера, которая при циклическом сдвиге не дает первоначальной последовательности, Параллельные выходы регистра 16 соединены с дешифратором 1.3, который опознает эту последовательность, или одну из последовательностей, образованных путем ее циклического сдвига.На фиг. За показан вариант схемы дешифратора 13, на фиг, Зо - таблица, в которой приведены кодовые комбинации, получаемые путем циклического сдвига семиразрядной последовательности Баркера вида 1110010. Еслй записанный в регистр 16 фазирующий сиг, нал Ч принят без ошибок и без сдви 20 25 30 циклически сдвигается до установле 35 ния фазового положения и кодовая 40 45 ливая его в исходное нулевое состояние. При этом сигнал на выходе триг 50 принимаемых повторений происходит в фазовом положении. 55 5О5 гов (т,е. прием начат с первого символа первого повторения), на первомвыходе дешифратора 13 появится сигнало фазовом положении, который поступает на выход устройства. Если фаэирующий сигнал Р принят без ошибок,но циклически сдвинут (прием начатс +1-го символа первого повторения),дешифратор 13 опознает одну иэ последовательностей 2-7 (фиг. Зб) и наего втором выходе появляется сигнал,который поступает на единичный входтриггера 14 и устанавливает его в.единичное положение. При этом на выходе триггера 14 появляется управляющий сигнал, который поступает на входрешающего узла 12. С триггера 14 навход решающего узда 12 (фиг. 4) управляющий сигнал поступает на распределитель 28 импульсов, который вьдает синхронизирующие импульсы на управляющий вход ключа 1 (фиг. 1 ), отключая первый вход устройства отсчетного входа счетчика 2 на,времяпоиска фазового положения (фиг. 5 г). Управляющий сигнал с выхода триггера 14 поступает также, на вход элемента И 17, замыкая цепь обратной связирегистра 16 через элемент И 17 и элемент ИЛИ 15. Начиная с этого момента коды, хранящиеся в блоке 5 регистров через переключатель 7 и счетчик 2циклически сдвигаются. Одновременно комбинация, записанная в регистре 16по цепи обратной связи. Как только Ффазовое положение,будет установлено,дешифратор 13 опознает последовательность вида 1 (фиг. Зб) и на егопервом выходе появляется сигнал, который поступает на выход устройства,сигнализируя о фазовом положении, ина нулевой вход триггера 14, устанавгера 14 исчезает и, следовательнооткрывается ключ 1 (фиг, 5 г.). С эеого момента дальнейшее накопление Если в результате ошибок, возникающих в канале связи, фазирующая комбинация будет искажена так, что с первой попытки принять ее не удается и дешифратор 13 не сможет опознать фазнрующую комбинацию, то с началомприема очередного нечетного повторе 1213492ния распределитель 28 импульсов (фиг. 4) решающ го узла 12 откроет соответствующий ключ (например, для -3 на оп+1 такте откроется ключ 26-2) и результатмажоритарной обработ-, ки принятых повторений снова запишется в регистр 16, после чего поиск фазового положения повторится заново. Управляющие импульсы, подаваемые на 10 ключи 26-1, 26-2, 26-3, 26-4, 26-5, показаны на временной диаграмме фиг. 5 а. В общем случае, число этих ключей 26 определяется числом передаваемых повторений. Процедура поис ка .фазового положения повторяется после приема каждого нечетного повторения до тех пор, пока фазовое положение не будет установлено. После установления фазового положения уст ройство продолжает работать до начала передачи цифровой видеоинформации, выдавая сигнал о фазовом положении после приема каждого нечетного повторения. 25Если общее число передаваемых повторений равно Х и после приема неко- . торого числа повторений К(К,К ) происходит резкое (т.е. сравнительно быстрое) улучшение канала связи, де тектор 11 состояния канала связи (фиг. 1), анализирующий величину отношения сигнал/шум, выдает сигнал в решающий узел 12. По сигналу детектора 11 распределитель 28 (фиг. 4) в течение ближайшего четного повторения выдает импульсы (фиг. 5 б, в) на управляющий вход переключателя 7 (фиг. 1). При этом переключатель .7 отключает выходы блока 5 регистров 40 от входов счетчика 2 и подключает выход регистра 16 через элементы И 17, И 9 и ИЛИ 10 ко входу первого разряда счетчика 2. При этом предыдущий мажоритарный результат обработки, хранящийся в регистре 16, складывается с очередным повторением, поступающим из канала связи на счетный вход счетчика 2 и записьвается в блок 5 регистров, а хранившаяся 50 в нем ранее информация выталкивается. Начиная с этого момента решающий узел 12 формирует мажоритарные результаты обработки принимаемых повторений заново, считая результат 55 мажоритарной обработки принятых ранее К повторений первым повторением. Если сигнал с детектора 11 состояния канала связи поступил во время приема нечетного повторения, то после его окончания, в случае поступления сигнала с триггера 14, поиск фазового положения не делается. В этом случае осуществляется обновление информации в блоке 5 указанным способом и только после приема очередного нечетного повторения осуществляется поиск фазового положения (фиг. 5 д).Технические преимущества предлагаемого изобретения по сравнению с известным заключаются в большей направляющей способности и меньшей информационной избыточности фазирующего сигнала, что соответствует повышению надежности и быстродействия установления состояния цикловото синхронизма, Применение п 2 едлагаемого устройства в системах цифрового телевидения, использующих высокоскоростные каналы связи, позволит производить поиск фазового положения на более раннем этапе вхождения в связь и, следовательно, сократить затрачиваемое на это время.формула изобретения1. Устройство для адаптивного мажоритарного декодирования фазирующих сигналов, содержащее ключ, информационный вход которого является первым информационным входом устройства, выход ключа соединен со счетным входом счетчика, выходы счетчика соединены с соответствующими информационными входами блока регистров и решающего узла, первый управляющий выход решающего узла соединен с управляющим входом ключа, синхронизирующие входы ключа, решающего узла и блока регистров являются синхронизирующими входами устройства, о т - л и ч а ю щ е е с я тем, что, с целью повышения быстродействия и надежности,в него введены переключатель, дешифратор, регистр, триггер, элемент ИЛИ, элемент И и детектор состояния канала, вход детектора состояния канала является вторым информационным входом устройства, выход детектора состояния канала соединен с первым управляющим входом решающего узла, второй управляющий и информационный выходы которого соединенысоответственно с управляющим входомпереключателя и первым входом элемента ИЛИ, выход элемента ИЛИ соединенс информационным входом регистра,первые н второй выходы регистра соединены соответственно с входами дешифратора и первым входом элемента И,первый выход дешифратора соединен с 1 Овходом установки в "О" триггера иявляется выходом устройства, второйвыход дешифратора соединен с входомустановки в "1" триггера, выход триг -гера соединен с вторым управляющим 15входом решающего узла и вторым входом элемента И, выход элемента И соединен с вторым входом элемента ИЛИ ипервым информационным входом . пере-ключателя, выходы блока регистров 20соединены с соответствующими вторымиинформационными входами переключате -ля, выходы которого соединеныс соответствующими информационньяи входами счетчика, синхронизирующий вход регистра является синхронизирующим входом устройства. 2. Устройство по и. 1, о т л и - ч а ю щ е е с я тем, что решающий . узел содержит блок элементов И, блок элементов ИЛИ, блок ключей, элемент ИЛИ и распределитель импульсов, выходы блока элементов И соединены с соответствующими первыми входами блока элементов ИЛИ, выходы блока элементов ИЛИ и первые выходы распределителя импульсов соединены соответстЖнно с первыми информационными и управляющими входами блока ключей, выходы блока ключей соединены с соответствующими входами элемента ИЛИ, вторыеинформационные входы блока ключей, вторые входы блока элементов ИЛИ и входы блока элементов И обьеди- нены соответственно и являются информационными входами решающего узла, синхронизирующий вход, первый, вто-рой управляющие входы, второй, третий выходы распределителя импульсов и выход элемента ИЛИ являются соответственно синхронизирующим входом, первым, вторым управляющими входами и выходами и информационным выходом решающего узла.