Устройство для контроля сбоев псевдослучайного испытательного сигнала

:1, ИСАНИ БРЕТЕН ова хничесМ.А.БончГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТ(71) Ленинградский электротекий институт связи им.проф.Бруевича(54)(57) 1. УСТРОЙСТВО ДЛЯ КОНТРОЛЯСБОЕВ ПСЕВДОСЛУЧАЙНОГО ИСПЫТАТЕЛЬНОГО СИГНАЛА, содержащее блок интегрирования, генератор псевдослучайного сигнала, генератор тактовой частоты, входной коммутатор,последовательно соединенные первыеосновной сумматор по модулю два иЭ-триггер, последовательно соединенные вторые основной сумматор помодулю два и 3 -триггер, последовательно соединенные первые блокзадержки и дополнительный сумматорпо модулю два, последовательно соединенные вторые блок задержки и.: дополнительный сумматор по модулюдва, первые сигнальные входы первог.и второго основных сумматоров помодулю два соединены с соответствующими выходами генератора псевдослучайного сигнала, первый выходгенератора тактовой частоты подключен к первому управляющему входувходного коммутатора и синхронизирующим входам генератора псевдослучайного сигнала, первого и второго 351)4 ц 04 Ь 11 08 Н 04 В 3 4 триггеров, первого и второго блокозадержки, второй выход генераторатактовой частоты подключены к второму управляющему входу входного коммутатора, первый выход которогоподключен к второму сигнальному входу второго основного сумматора помодулю два и к сигнальному входу вто"рого блока задержки, второй выходвходного коммутатора подключен квторому сигнальному входу первогоосновного сумматора по модулю дваи к сигнальному входу первого блоказадержки, выходы первого и второгоЭ-триггеров подключены соответственно к вторым входам первого и второго дополнительных сумматоров помодулю два, выходы которых подключены к соответствующим входам генератора псевдослучайного сигнала, выход первого основного сумматора помодулю два подключен к входу блокаинтегрирования, выход которого подключен к входу сброса первого ивторого Р -триггеров, о т л и ч а рщ е е с я тем, что, с целью повышения достоверности при одновременнойавтоматизации контроля параметровпотока сбоев, в него введены Н счетчиков, где М - число каналов обработки сигнала, последовательно соединенные генератор меток времени исчетчик меток времени, блок управления и последовательно соединенныевычислительный блок и блок индикации, сигнальные входы счетчиков соединены с выходами соответствующихпервого и второго Э -триггеров,сдвигающие входы каждого последующего счетчика соединены с сдвигающими1172056 выходами каждого предыдущего счетчика, сдвигающий выход первого счетчи-ка подключен к сдвигающему входусчетчика меток времени, сдвигающийвыход которого подключен к сдвигающему входу последнего счетчика,адресный выход, выход запроса ивход приема синхроимпульса вычислительного блока соединены соответственно с адресным входом, входом запроса и выходом синхроимпульса блокауправления, входы запрета счета,,сброса и управления сдвигом счетчиков и счетчика меток времени соединены соответственно с выходами запрета счета, сброса и управления сдвигом блока управления, вход запретакоторого соединен с выходом блокаинтегрирования, синхронизирующиевходы счетчиков соединены с первым выходомты. 2коммутатор 18, первый и второйсумматоры по модулюдва 19 и 20,первый и второй блоки задержки 21и 22, первый и второй дополнительные 5 сумматоры по модулю два 23 и 24,первый и второй Э -триггеры 25 и 26,блок 7 интегрирования, состоящийиз фильтра нижних частот 28 и порогового элемента 29, М счетчиков301-30, блок 31 индикации, счетчик32 меток времени, генератор 33 метоквремени, блок 34 управления, вычислительный блок 35Блок 34 управления содержит(фиг.2) 15 дешифратор 36, элемент ИЛИ 37, генератор 38 пачек импульсов и элементИ 39.Устройство работает следующим образом20 Исследуемый сигнал в виде М-последовательности поступает на входвходного коммутатора 18, которыйосуществляет в данном случае преобразование из последовательного ко да,на входе в двух-разрядный бинарный параллельный код на своих выходах, При этом на каждом выходе входного коммутатора 18 длительность кодового импульса равна двум тактовым 30 интервалам, причем сигнал, поступаю/ 1Изобретение относится к техникеизмерений в цифровых линиях связии может использоваться для выявленияЪсбоев испытательного псевдослучайного сигнала, поступающего на входлинии связи, а также на выходе линии связи.Особенностью предложенного устройства является то, что оно предназначено для линий связи со скоростью свыше 140 Мбит/с, в которых немогут быть использованы техническиесредства менее скоростных линий связи из-за недостаточного быстродействия,Цель изобретения - повышение достоверности при одновременной автоматизации контроля параметров потокасбоев,На фиг.1 представлена структурнаяэлектрическая схема предложенногоустройства, на фиг.2 - блок управления, вариант,Устройство для контроля сбоевпсевдослучайного испытательного сигнала содержит генератор 1 псевдослучайного сигнала, состоящий из тринадцати 1) -триггеров 2-14 и двухсумматоров по модулю два 15 и 16,генератор 17 тактовой частоты, входной генератора тактовый часто 2, Устройство по п,1, о т л и - ч а ю щ е е с я тем, что блок управления выполнен в виде элемента ИЛИ, последовательно соединенных дешифратора, элемента И и генератора пачек импульсов, первый вход элемента ИЛИ соединен с первым выходом дешифратора, второй выход которого, а также выходы элемента ИЛИ, генератора пачек импульсов и элемента И являются соответственно выходом сброса, выходом запрета счета, выходом управления сдвигом и выходом синхроимпульса блока управления, адресным входом, входом запроса и входом запрета которого являются соответственно вход дешифратора, второй вход элемента И и второй вход элемента ИЛИ.1172 и 5 п-" щий на вход второго сумматора по модулю два 20, соответствует сигналу 5в первой половине предыдущего двухтактного интервала, а сигнал, поступающий на вход первого сумматора по модулю два 19 - сигналу 5;, во второй половине предыдущего двух- тактового преобразования из последовательного кода на входе в параллельный код на выходе входного ком .мутатора 18, Начало двухтактового интервала задается напряжением полу- тактовой частоты с выхода генератора 17 тактовой частоты. (Генератор 17 входит в состав регенерационной 15 аппаратуры исследуемой линии связи либо является специальным выделителем тактовой частоты в предложенном устройстве,подобным выделителям тактовой частоты регенераторов), 20Обозначим 5 и 5(соответственно как коды сигналов на выходах первого и второго 2 -триггеров 25и 26 аналогично кодам 5 и 5 пв первой и второй половинах двухтак тового интервала, задаваемого напряжением полутактовой частоты с выхода генератора 17 тактовой частоты. Вы- разим коды. 5 и 5 через 5 и 51и оператор задержки Х , Поскольку ЗО задержка в каждом из 2 -триггеров 2-14 генератора 1 и первом и втором блоках задержки 21 и 22 равна двум тактовым интервалам, то операторзадержки в них выражается в форме ХПредложенное устройство может работать в двух режимах.Режим синхронизации, когда первый и второй Э -триггеры 25 и 26 сброшены в нулевое состояние импульсом, 40 сформированным на выходе порогового элемента 29 блока 27 интегрирования.Режим измерения сбоев, когда логические уровни напряжения на выходах первого и второго 3 -триггеров 4 25 и 26 изменяются в соответствиис сигналами на входах первого и второго сумматоров по модулю два 19 и 20, поскольку логический уровеньнапряжения на выходе порогового эле- омента 29 равен нулю.Получаем выражение для кодов 5и 5 на выходах второго и первогосумматоров по модулю два 20 и 19в первой и второй половинах двухтактового интервала в режиме синхронизации, при котором с выхода первого сумматора по модулю два 19 на вход 056 4блока 27 интегрирования поступает непрерывный поток импульсов ошибок. На выходе блока 27 интегрирования вырабатывается при этом сигнал уровня логической единицы, который сбрасывает в нулевое состояние первый и второй Р -триггеры 25 и 26, Указанный поток импульсов ошибок образуется потому, что сигнал, записан ный в 2 -триггерах 2-14 генератора1 в момент включения устройства, не соответствует по структуре псевдослучайной последовательности, поступающей на вход входного коммутатора 18.В этом случае код сигнала 5выражается суммой по модулю два кода 5на одном входе второго сумматора по модулю два 20 и кода на выходе 3-триггера 9 генератора 1, который можно выразить в следующем видеВ д(5 Х 5 Х )Х, (где выражение в скобках соответству. ет коду на выходе сумматора по модулю два 15 генератора 1, которое является результатом суммирования кода 5 Х на первом и втором его входах. Тогда справедливо соотношение1ФЮои . -5 о 1+ ь" +5" Аналогично можно вычислить, что код на выходе первого сумматора по модулю два 19 5 выражается в виде Ф п- (Код 5 является результатом задержки псевдослучайного сигнала на одинтакт. Поэтому используя оператор задержки Х, можно записать соотношение подставив которое в (2) и (3), получаем выражения= 5(1 Х +Фв которых полином 1+Х + М соответствует образующему полиному генератора 1 псевдослучайного сигнала в виде И-последовательности.Если псевдослучайный сигнал 55 вырабатывается генератором 1Фсо структурой обратных связей, описываемой образующим полиномом 1+ Х +( + Х и не содержит сбоев, то 5г ИПи 5равны нулю, В этом случае на .входах сброса первого и второго Э -триггеров 25 и 26 установится напряжение логического нуля, поскольку на вход блока 27 интегрирования, а значит и на вход Фильтра нижних частот 28 поступает нулевое напряжение. В результате первый и второй 2 -триггеры 25 и 26 будутФункционировать как блоки задержки. Устройство переходит в режим измерения сбоев.Если при этом в псевдослучайном сигнале появляются отклонения (сбои) б па сравнению с эталонной М-последовательностью, т,е, еслиь- =м("-"5 лгде 5, (и) и 5( - соответствующиезначения кодов для М-последовательности в первой и второй половинахдвухтактового интервала,К ии Е - аналогичные значениядля сбоев М-последовательности,то на входах первого и второго 2 -триггеров 26 и 25 появляются сигналы ошибки 5, 5 , которые ме(няют логические уровни поступающеговходного сигнала 5 , Я . Приэтом опорная псевдослучайная последовательность, записанная ранее вгенераторе 1, не меняется, Благодаря этому на выходах первого ивторого П -триггеров 26 и 25 выделяется сигналы ошибок (сбоев) 5 в .1и 5, соответствующие сигналамсбоев Е , Е входного испытательного псевдослучайного сигнала.Структура пачек сбоев в таком случае регистрируется без искажений,причем на выходах первого и второгоЭ-триггеров 25 и 26 появляютсясигналыз:е, э=,первый из которых соответствует повремени сбою, приходящемуся на первую половину двухтактового интервала, а второй - на вторую половинудвухтактового интервала напряженияполутактовой частоты.Покажем теперь, каким образомв предложенном устройстве выходные10 ф Б:5 Х (1+Х +Х )+5(Х Х ); (И) О 5 5 Х (ОХ Х )+5(Х +У ) . (113 Умножение на образующий полином.1+Х"4 Хв уравнениях (16) и (17) означает выделение ошибок Е Еп м. (7) и (8)из принятой М-последовательности. Поэтому уравнения (16) и (17) для сбоев Ев ,могут.быть после соответствующих преобразований записаны в следующей 40 Формгде Е , 8 о - сигналы ошибок (сбо ев) на выходах пер вого и второго 3 -триггеров 25 и 26.Уравнения (18) показывают, чтосигналы ошибок на выходах первогои второго 2 -триггеров 25 и 26 за держаны на два тактовых интервалапо отношению к сигналу ошибок (сбоев) во входной последовательности,однако структура пачки сбоев навыходе полностью соответствует 55 структуре пачки сбоев на входе.Благодаря тому, что имеющиесяв устройстве сумматоры по модулюдва нигде не соединяются непосредсигналы 5 , 50 выражаются черезвходные сигналы 5, 5 . Дляпредложенного устройства, работающего в режиме измерения сбоев, может быть записана следующая системауравненийп=6 п+81 О )" (Ю)1=(У.х.,)к(х) х, (з) 15вГде )о5 з - сигналы на выходахЭ-триггеров 10 и 9 генератора 1.Из системы уравнений (10)-(13)могут быть получены следующие уравнения для 5 иственно друг с другом, поскольку разделены Э -триггерами, сумма задержек в сумматоре по модулю два ь5 и в 2 -триггере р, необходимая для работоспособности устройства, должна быть не больше двойного тактового интервала 2 Т, т,е.С +Г (Т . (19)Если 75= 7 р =4 нс, то максимальное значение тактовой частоты 1 =1/Т, равно 250 МГц.Как показывают эксперименты, при существующей отечественной элементной базе (интегральные схемы серий 100, 500 и 570 ТМ 1) могут быть построены счетчики 30 - 30 с мак 1 и симальной скоростью счета не более 220 МГц. Однако для сверхвысокоско- . ростной цифровой связи необходимо обеспечить работу устройства при следующих дискретных значениях тактовой частоты:140, 280, 560 и 1200 МГц, Поскольку разработка аппаратуры для тактовой частоты 140 МГц может быть выполнена уже известными средствами, следующей задачей является достижение быстродействия 280 и 560 МГц. Здесь ограничивающими факторами являются недостаточная максимальная скорость сдвига информации в генераторе псевдослучайного сигнала (160 МГц) и недостаточное быстродействие счетчиков 30 - 30 (220 МГц).В предложенном устройстве, предназначенном для регистрации импульсов сбоев, следующих с частотой до 280 МГц и более, имеется как минимум два канала счета импульсов. На счетные входы счетчиков 30 -301 поступают импульсы сбоев в параллельном коде с выходов первого и вто. рого 2-триггеров 25 и 26. Начало интервала счета задается автоматически по программе обработки вычислительного блока 35, который по адресной шине посылает в блок 34 управления байтовую комбинацию, поступающую в дешифратор 36, с выхода которого сигналы вызывают сброс счетчиков 30 -30 и счетчика 32 меток времени. После снятия импульса сброса счетчики 30-30 переходят в режим счета. Если при этом на вход запрета блока 34 управления поступает нулевой уровень сигнала на эле ла времени вычислительный блок 35вырабатывает на адресной магистраликомбинацию сигналов "Сдвиг", под, действием которых блок 34 управления запрещает счет импульсов всчетчиках 30- 30 и счетчике 32,и в момент появления заднего положительного фронта импульса запроса информации с вычислительного 40 блока 35 вырабатывают импульсыуправления сдвигом информации с выхода генератора 38 блока 34, поступающие на входы управления сдвигоминформации в счетчиках 30 -301 45 Под действием этих импульсов в счетчиках 30 -30 и счетчике 32 происходит циклический сдвиг информации.После завершения очередного тактасдвига информации в счетчиках 301 - 50 Зол и счетчике 32 вычислительныйблок 35 запоминает информацию нашине сдвига счетчиков 30 - 30офПосле завершения сдвига информации в счетчиках 30 - 30 и счетчи 1 йке 32 вычислительный блок 35 снимает с адресной шины комбинацию, соответствующую сдвигу информации. При,этом информация в счетчиках 30 - 30 1 л5 1 О15 2025 30 мент ИЛИ 37 (фиг,2) с порогового элемента 29, то с блока 34 управления на входы запрета счета счетчиков 30- 30 и счетчика 32 не поступает уровень напряжения, запрещающий счет импульсов. Если на входе запрета блока 34 уровень сигнала соответствует логической единице, то в блоке 34 вырабатывается сигнал,запрещающий счет импульсов в счетчиках 301 в 30 и счетчике 32. Запрет счета с порогового элемента 29 возникает при включении питания устройства, когда в генераторе 1псевдослучайного сигнала происходят процессы установления состояния синхронизации, а также при сбояхсинхронизации в процессе нормальной работы от генератора 17, В этомслучае возникает пачка сбоев большой длительности, которая не отражает действительного состояния канала связи. Наличие связи блока 34 с пороговым элементом 29 препятствует регистрации паразитных пачек сбоев, что также позволяет повысить точность регистрации сбоев предложенным устройством.По прошествии заданного интерва 11720561 О и счетчике 32 после полного цикласдвига возвращается в соответствующие каскады счета, а предложенноеустройство снова переходит в режим.,счета импульсов.Таким образом, в памяти вычислительного блока 35 имеется информацияо количестве импульсов, зарегистрированных счетчиками 30 - 30 иметок времени, зарегистрированных всчетчике 32 от генератора 33. Сум,ма показаний счетчиков 30 - 30 даетобщее количество сбоев за измеряемый интервал, Пжазания счетчика 1532 соответствуют количеству тактовыхинтервалов за интервал измерений,Полученная информация позволяет после обработки непрерывно получатьсведения о частости сбоев в канале,20о законе распределения сбоев в канале связи, о наличии пачек сбоев,о корреляции сбоев. Если импульсысбоев следуют через период, то навходе счетчиков 30 -30 образуется 251 1 З,Один длинный импульсу что приводитк ошибкам при регистрации количест- ./ва сбоев. На практике такая ситуациявстречается крайне редко, посколькув цифровых линиях связи достовер- . 30ность передачи информации должнабыть высока (вероятностьошибокне хуже 10), и сбои происходЯтоднократно (занимают один такт).Для исключения ошибок регистрации вслучае, если сбои занимают несколькотактовых интервалов, счетчики 30 -30,1 должны быть синхронными, причемсинхронизация поступает с тактовоговхода генератора 1 псевдослучайного 4 Осигнала. Счетчики 30- 30 считаютв этом случае количество тактовыхинтервалов, на которые приходитсяпоступающее с выхода, первого и второго 2 -триггеров 25 и 26 напряже ние сбоев. Увеличение тактовой частоты сигнала в линиях связи до 280 МГц требует применения рассмотренной двухканальной схемы предложенного устройства, а последующее увеличение частоты до 560 МГц - четырехканальной схемы устройства, при которой должно быть добавлено два дополнительных счетчика и соответственно изменения связи в генераторе 1 псевдослучайного сигнала.Блок 34 управления содержит дешифратор 36, генератор 38 пачек импульсов, элемент И 39 и элемент ИЛИ 37, Сигнальные входы дешифратора 36 подключены к адресным входам блока 34 управления. Дешифратор имеет выходы "Сдвиг" и "Сброс", импульсы на которых появляются при соответствующих состояниях адресной магистрали вычислительного блока 35. Выход "Сброс" подключается к выходу 1 сброса управления блока 34, а выход 1"Сдвиг" - к входу элемента ИЛИ 37, другой вход которого соединен со вхо. дом запрета блока 34, Выход элемента ИЛИ 37 подключен к выходу запрета счета блока 34. Выход "Сдвиг" под - ключен также к входу элемента И 39, .другой вход которого соединен с входом запроса блока 34, Выход элемента И 39 подключен к выходу синхроимпульса блока 34, Кроме того, выход элемента И 39 подключен к входу генератора 38 пачек импульсов. Генератор 38 должен вырабатывать на каждом своем выходе по одному импульсу на положительный фронт каждого из импульсов запроса блока 34, Поэтому генератор 38 может быть реализован в виде регистра сдвига или на основе счетчика, дешифратора кварцевого генератора и схемы И в обратной связи по известным схемам такого рода.1172056 ставитель Е.Голу хред О.Неце Бе тор П.Косс ррект 54 Зак иал ППП "Патент",г. Ужгород, ул. Проектна 20/ Тираж 659 ВНИИПИ Государственного комит по делам изобретений и отк 113035, Москва, Ж, Раушская