Низкоскоростной дельта-модулятор

ОПИСАНИЕ ИЗОБРЕТЕНИЯК АВТОРСКОМУ СВИДЕТЕЛЬСТВУ ч,ъ ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССРПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ(71) Рижский ордена Трудового Красного Знамени политехнический институт им. А.Я.11 ельше(56) Авторское свидетельство СССР У 558411, кл. Н 03 К 13/22, 1976.1 пСегпагопа 1 СопГегепсе оп Сошшцпсагопв, Тогопго, 1978, т.3, р. 12.А.3.1-12.А.3,4. ЯО 12 О 3706 А(57) Изобретение относится к техникепередачи информации и предназначенодля качественного преобразованияречевых сигналов в цифровую формупри низких скоростях передачи. Изобретение позволяет повысить помехоустойчивость дельта-модулятора эасчет устранения сбоев и предупреждения самовозбуждения, Низкоскоростной дельта-модулятор содержит компаратор 1, триггер 2 задержки, блок3 адаптации, формирующий ошибкупредсказания, сумматор 4, блок 5 задержки, вычислитель 6 корреляционных моментов, ариАметический блок 7, определяющий прогностические коэффициенты, дна регистра 8 и 9 памяти для хранения прогности.ческих коэфАициентон, дна блока 10 и 11 сравнения этих коэААициентон с единицей, анализатор 12 нуля, элемент И-НЕ 13, экстраполятор 14, на основе прогностических коэАФи 1203706 циентов вычисляющий предсказанное значение последующего отсчета, и циАроаналоговый преобразователь 15. Регистры 8 и 9, блоки 10 и 11 сравнения, анализатор 12 нуля и элемент И-НЕ 13 обеспечивают оперативное хранение прогностических коэААициентов, предотвращая сбои и самовозбужцение устройства приопределенных комбинациях значенийпрогностических коэФАициентон. 5 ил.Изобретение относится к автоматике и технике передачи информациии может быть использовано при создании линий связи с дельта-модуляцией.Цель изобретения - повышение помехоустойчивости,На Фиг.1 приведена блок-схемаустройства, на Фиг.2 - Аункциональная схема блока адаптации, на Лиг,Зсхема вычислителя корреляционныхмоментов, на Аиг.4 - схема ариАметического блока; на Фиг,5 - схема экстраполятора.Низкоскоростной дельта-модуляторсодержит компаратор 1, триггер 2задержки, блок 3 адаптации, сумматор4, блок 5 задержки, вычислитель 6корреляционных моментов, арифметический блок 7, первый 8 и второй 9регистры памяти, первый 10 и второй11 блоки сравнения, анализатор 12нуля, элемент И-НЕ 13, экстраполятор 14, цифроаналоговый преобразователь (ЦАП) 15. Первый вход компаратора 1 и синхронизирующий входтриггера 2 являются соответственновходом и тактовым входом устройства,выход триггера 2 - выходом устройства.Блок 3 адаптации (Фиг.2) состоитиз регистра 16 сдвига, блока 17 памяти, двух перемножителей 18 и 19,блока 20 задержки и управляемогоинвертора 21,Вычислитель 6 корреляционных моментов (Фиг.З) состоит из трех перемножителей 22-24, трех блоков 2527 задержки на 5, тактов, трех блоков 28-30 регистров памяти, трех блоков 31-33 задержки на один такт,трех вычитателей 34-36 и шестисумматоров 37-42,Арифметический блок 7 (Фиг,4) состоит из трехпреобразователей 43-45,трех блоков 46-48 памяти, шести перемножителей 49-54 двух вычитателей55 и 56 и сумматора 57.Зкстраполятор 14 (Аиг.5) состоит1 О из двух перемножителей 58 и 59 исумматора 60.Работа .устройства основана научете статистических характеристикречевого сигнала: его дисперсии икорреляционной Аункции.Выражение для описания отсчетовречевого сигнала имеет вид разностного уравненияии) =ь 9 и-ч 1+ь ци-г) - 320где уЬ), у(и), уЬ) - отсчетыречевого сигнала н й -и, Ь - 1)-м,(Н -2)-м тактах соответственно,1 и - прогностические коэАФициен 25 ты",0 - ошибка предсказания.Процедура вычислений, реализуемая согласно этому уравнению, является линейным предсказанием, призО помощи которого, зная коэффициентыИ и И и предыдущие отсчеты 9 (И - 1)и Ч Ь), можно определить последующий Ч (Н) с ошибкой . Из Аундаментальных основ линейного предсказания известны следующие равенства р,и,-к 1 -ррзо ч35 45 где к Й К - кратковременные корреляционные моменты входного сигнала, 5получаемые путем усреднения на некотором интервале времени мгновенныхпроизведений соответственно, квадратов текущих отсчетов, произведенийотсчетов, отстоящих друг от друга 10на один такт, произведений отсчетов,отстоящих друг от друга на два такта, а р, и р - нормированные корреляционные моменты р =, рЮфс, 15Низкоскоростной дельта-модуляторработает следующим образом.Входной сигнал сравнивается вкомпараторе 1 с восстановленнойкопией сигнала с выхода 1 АП 15 и в за 20висимости от знака полученной разности на вход триггера 2 поступаютлогические сигналы "1 или "0", Втриггере 2 эти сигналы тактируютсяи поступают на выход устройства, атакже н блок 3 адаптации. С выходовблока 3 адаптации и экстраполятора14 сигналы поступают на сумматор 4,отсчеты У (И) с выхода которогозадерживаются н блоке 5 задержки,На входы вычислителя 6 корреляцион 30ных моментов подаются, таким образом, отсчеты Ь(И) .1 (И - 1) и ( -2).Лри помощи перемножителей 22-24 н,И-м такте определяются произведенияК, (и) =У(И ), Р, (И ) =У (и )У (И - 1),К= (И) У(И), которые поступаютна входы соответствующих блоков 2527 задержки и суммирующие входы вычитателей 34-36, на вычитающие входыкоторых подаются соответстнующие40произведения К,Ь), К,Ь), К(И),задержанные на М тактов, Физическийсмысл такой операции заключается нопределении приращения произведенияВ,;(И) (где=О, 1,2) за М тактов,т.е. представляет собой производную Д 1, поступающей числовой последовательности ДК,(И) -К;(ж) - К; Ж - й)где=0,1,2. Лолучейные значениясигнала далее поступают на блоки 5028-30 регистров памяти, хранящиеотсчеты производной ЬК(И),ДК; Ж) А К (И-М),=0,1,2,которые арифметически усредняютсяпри помощи сумматоров 37-39, Усредненные значения 4 К; поступают навходы соответствующих накопителей,состоящих из блоков 31-33 задержки и сумматоров 40-42, которые по смыслу представляют собой цифровые интеграторы, В результате интегрирования усредненной производнойИЬК, = ) ЬК;(Р, на выходах интеграторовР=И-М появляются величины кратковременных корреляционных моментов В, К, Й поступающие в арифметический блок 7,Для упрощения процедуры вычисления коэффициентов И,и П, необходимо пронормировать величины Х,и К по величине. Для этого используется первый блок 46 памяти, адресуемый разрядами величины К, с последующим перемножением адресованной величины на К и К при помощи перемножителей 49 и 50.,1 ля того, чтобы уменьшить объем блока 46, величины К, К К синхронно сдвигаются влево до тех пор, пока первый значащий двоичный разряд К.не совпадает со старшим разрядом адресного входа блока 46 памяти. Эти функции выполняют преобразователи 43-45, В результате на выходах перемножителей 49 и 50 появляются величинынормированных кратковременных корреляционных моментон Р и Р . Значениепоступает на адресный входвторого бпока 47 памяти, содержащего величины 1/(1-,), а значение РгХвычитается из числа, равного единице, в нычитателе 55. 11 олученное значение 1- Р на выходе последнего,умножается н перемножителе 52 навеличину 1/(1 в Р ), сформированнуюна выходе блока 47, и полученный ре 1-Рзультат вумножается н перемножи 1-Ртеле 51 на величину Р, . На выходеэтого перемножителя 51 формируется1- Рвеличина И,=Р1 1-рхРезультат с выхода перемножителя 52, равный -, вычитается из-Рчисла, равного е;синице, при помощивычитателя 5 Ь, на входе котоого формируется коэффициент 6 =1- - ,4.1Б перемножителе 58 экстраполятора14 определяется произведение И(И),а в перемножителе 59 определяетсяпроизнедение П у (-1), сумма которых с выхода сумматора 60 представляет собой отсчет, предсказанныйна следующий такт Х (и)= ПЯ(И) ++ М. 9 Ь 1-1), который, после преобразования в аналоговый вид с помощьюцифроаналогового,преобразователя 15, 5 12037 , сравнивается компярятором 1 в следующем такте с сигналом 5 (И+1), Компаратор 1, в свою очередь, определяет знак разности предсказанного и действительного отсчетов сигналя, я5 для того, чтобы определить величину этой разности, совместно с вычислением предсказанного значения Х Ь ) проводится вычисление ОшиЬки прогнозирования 3 1Ошибка прогнозирования определяется выражением06 6адаптации (фиг.2) с выходя тактируемого триггера 2 задержки. Сформированный таким оЬразом отрезок ДМ последовательности адресует блок 17 памяти, который содержит необходимые значения Яг С выходя блока 17 значения г 1 умножаются в перемножителе 18 ця значение К(И - 1), имеющееся на выходе блока 20 задержки. Полученное ня выходе значение т 1) ееК(Г 1 - 1) поступает ца вход блока 20 задержки для использования его в следующем такте и ца первые входы перемножителя 19, которьй формирует произведениеДля обеспечения устойчивости дельта-модулятора используется коэф 20 йиниент 7 Ь) щК(п-, , - Нт, позволяющий учитывать быстрые изменения входного сигнала, тяк как коэффициент К(п) вычисляется из последних 2-4 Ьитов передаваемой Д 11 последовательности. Коэффициент К(И) вычисляется в каждом такте с использованием предыдущего значения К(И) =+ К(И - 1) ., где Й. - адаптационный мною. тель,Р . который определяется из ДМ последовя.О ,тельности следующим образом Бсли к примеру, четыре последних бита ДМ последовательности составляют комбинацию 0101, что говорит об отсутст вии перегрузки дельта-модулятора, то коэффициент ф =0,87 В случае, если З 5 появляется комбинация 1111 или ОООО, что говорит о перегрузке, то Я=1.,1 что в сущности ведет к увеличениюзначения ошибки Э(п)=Е(В(п. В случае комбинации типа 0011 Я =1Аппаратно реализовано это следующим образом (фиг,4) . Значение складывается с единицей при помощи сумматора 57. Полученное ня выходе -Рт.5 значение 2- - в перемножителе 544-Р умножается ня значение 1- Р, с выхода вычитателя 55, С выхода пере 4-Р,множителя 54 значение (1- Р)(2- умножается в перемножителе 53 ня коэффициентс выхода сумматора 40. Полученное значение К 0(1 в Р,)(2-4-Р - ) адресует своими разрядами 1 г Р третйй блок 48 памяти, содержащий значение квадратного корня из адресьи;т 1.,;пт-,Биты ДМ последовательности в каждом такте последовательно записываются в регистр 16 сдвига в блоке 3 ь 1 = к (и ) Й о- Р ) ( 2 - .1-РРВ качестве абсолютного значения ошибки предсказания этя величиняЗ(И) поступает ца вход управляемого инвертора 21. В следующем такте, после сравнения компяратором 1 зна-. чения ( (г 1) и значения(И+1) с выхода ПЯ 1 15 в зависимости От бита ДМ последовательности значение 17(Щ будет проипвертировацо или цет, гточл чего оцо поступает ца вход сумматора 4, с помощью которого из предсказанного значения " (1) внцитяется абсолютное значение 3 (И) 1 тц к Х (И) грибавляется абсолютное значение 3 (И). Таким образом в следующем такте формируется отсчет У (Ф +1), и процесс предсказания в следующем (и+1)-м такте повторяется.Устойчивость работы дельта-модулятора значительно зависит от величины коэффициентов 6 и И . Для обеспечения устойчивости работы дельта-модулятора должны выполняться следующие неравенства:1 ИГ(1,1 1 с 1, причем Г и 6це могут Ьыть Одновременно равны нулю, Для проверки этих условий коэффициенты 6, изаписываются в регистры 8 и 9 памяти, в блоки 10 и 11 сравнения, реализующие контроль приведенных неравенств, и в анализатор 12 нуля, определяющий равенство нулю обоих коэффициентов И, и Ь одновременно,Элемент И-НЕ 13 запрещает запись в регистры 8 и 9 вычисленных в текущем такте значений Ь,и 6 в случае, если любое из приведенных условий нарушается. В этом случае для предсказания последующего отсчета7 120 З )И) используются предыдущие значе ния коэФициентов Ь, и 6 , находящиеся в регистрах 8 и 9 памяти, Если же условия выполняются, т.е, на выходах блоков 10 и 11 сравнения и анализатора 12 нуля отсутствуют сигналы, то элемент 13 разрешает запись в регистры 8 и 9 памяти вычисленных в текущем такте значенийии предсказание последующего отсчета(Н) производится с помощью ,коэААициентов 6и, записанных в регистры 8 и 9 памяти в текущем такте,15Формула изобретения Низкоскоростной дельта-модулятор, содержащий триггер задержки, блок адаптации, циАроаналоговый преобра- рр зователь, сумматор, экстранолятор, блок задержки, вычислитель корреляционных моментов, арифметический блок и компаратор, первый вход которого является входом устройства, 25 второй вход соединен с выходом циА- роаналогового преобразователя, выход компаратора подключен к входу триггера задержки, синхронизирующий вход которого соединен с .тактовой шиной, а выход подключен к первому входу блока адаптации и является выходом устройства, вторые входы блока адаптации соединены с соответствующими.первыми входами арифметического блока, первые, вторые и третьи входы которого подключены к 706 8соответствующим выходам вычислителя корреляционных моментов, первые и вторые входы которых объединены с соответствующими входами экстраполятора и подключены к соответствующим выходам блока задержки, третьи выходы которого соединены с соответствующими третьими входами вычислителя корреляционных моментов, входы блока задержки подключены к соот/ ветствующим выходам сумматора, первые входы которого соединены с соответствующими выходами блока адаптации, а вторые входы объединены с соответствующими входами цифроаналогового преобразователя и подключены к выходам экстраполятора, о т л и ч а - ю щ и й с я тем, что, с целью повышения помехоустойчивости, в него введены анализатор нуля, первый и второй блоки сравнения, элемент И-НЕи первый и второй регистры памяти, выходы которых подключены соответственно к третьим и четвертым входам экстраполятора, управляющие входырегистров памяти объединены и подключены к выходу элемента И-НК, входы которого соединены с выходами блоков сравнения и анализатора нуля, первые и вторые входы которого объединены с соответствующими входами соответственно первых регистра памяти и блока сравнения и вторых регистра памяти и блока сравнения и подключены соответственно к вторым и тРетьим выходам арифметического блока.