Вычислительное устройство

(5 САНИЕ РЕТЕНИ А ИДЕТЕПЬСТВ СНОМ орск се острое етельство СССР/12, 1978 ГОСУДАРСТВЕННЫЙ НОМИТЕТ СССРПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЬТИИ(71) Специальное консбюро геофизического иния АН АЗССР(прототип),(54)(57) ВЫЧИСЛИТЕЛЬНОЕ УСТРОЙСТВО,содержащее первый и второй элементы с управляемой проводимостью,выполненные на полевых транзисторах,сток первого управляемого полевоготранзистора соединен с первым выводом первого цифрового управляемогосопротивления, второй вывод которого через первый ключ соединен состоком второго управляемого полевого транзистора, исток которого че"рез второе цифровое управляемоесопротивление подключен к истокупервого управляемого полевого транзистора, к стоку которого подключенпервый вывод первого масштабного.резистора, исток первого управляемого полевого транзистора черезсоединенные последовательно второймасштабный резистор и второй ключподключен к истоку второго управляемого полевого транзистора, затворы первого и второго управляемькполевых транзисторов являются соот.ветственно первьи и вторым входами вычислительного устройства, исток;первого управляемого полевого транзистора подключен к первому входунуль-органа, второй вход которогосоединен со стоком второго управляемого полевого транзистора, выход нуль-органа подключен ко входу блока управления, выход которого соединен со входом дешифратора, с управлякщим входом второго цифрового управляемого сопротивления и со входом коммутатора кодов, выход которого подключен к управляющему входу первого цифрового управляемого сопротивления, выход дешифратора соединен со входом блока отсчета, второй вход коммутатора кодов является установочньм входом вычислительного устройства, между стоком первого и истоком второго управляемых полевых транзисторов включен источник питания, о.т л и ч а ю щ е- Е е с я тем,что,с целью расширения класса решаемых задач, в йего вве" дены первое и второе дополнительные цифровые управляемые сопротивления, первый, второй и третий дополнительные ключи, причем между Ф истоком и стоком первого управляемого полевого транзистора включены соединенные последовательно первое дополнительное цифровое управляемое сопротивление и первый дополнительный ключ, между истоком и стоком второго управляемого полевого транзистора включены соединенные последовательно второе дополнительное циФровое управляемое сопротивление и второй дополнительный ключ, вто- рой вывод первого масВ 1 табного резистора через третий дополнительный ключ соединен со стоком второго управляемого полевого транзистора, ) управлякщие входи первого и второго . дополнительных цифровых управляемых сопротивлений являются соответствен но первьи и вториа дополнительньяи . установочными входами вычислительного устройства.Изобретение относится к электрическим вычислительным устройствами может быть использовано в аналоговых вычислительных машинах .Известно множительное устройство,построенное по мостовой схеме, водно иэ плеч которой включен первый полевой транзистор, затвор которого подключен к источнику первоговходного сигнала, в другое противоположное первому) плечо - второйполевой транзистор затвор которогоподключен к источнику второго входного сигнала, в третье плечо - постоянный резистор, н четвертое плечо - цифровое управляемое сопротивление., в первую диагональ - источникнапряжения, а во вторую диагональнуль-орган, выход которого подключен к блоку управления, а выходпоследнего - к управлякщему входуцифрового управляемого сопротивления непосредственно и к блоку отсчета через дешифратор 11 .Недостатком этого устройства является ограничение. класса решаемыхзадач операцией аналогового умножения двух величин, заданных в виденапряжений постоянного тока,Наиболее близким к предложенному является вычислительное устройство, содержащее первый и второй элементы с управляемой проводимостью, выполненные на полевых транзисторах, сток первого управляемого полевого транзистора соединен с первым выводом первого циФрового управляемого сопротивления, второй вывод которого через первый ключ соединен со стоком второго управляемого полевого транзистора, исток которого через второе цифровое управляемое сопротивление подключен к истоку первого управляемого полевого транзистора, к стоку которого подключен первый вывод первого масштабного резистора, второй. вывод которого соединен со стоком второго управляемого полевого транзистора, исток первого управляемого поленого транзистора через соединенные последовательно второй масштабный резистор и второй ключ подключен ,к истоку второго управляемого полевого транзистора, затворы первого и второго управляеьвх полевых транзисторов являются соответственно первым и вторым входами вычислительного устройства, исток первого управляемого полевого транзистора подключен к первому входу нуль-органа, второй вход которого соединен со стоком второго управляемого поленог транзистора, выход нуль-органа подключен ко входу блока управления, выход которого соединен со входом дешифратора, с управлякщим нходом65 левых транзисторов включен источник питания, введены первое и второе дополнительные цифровые управляемые сопротинления, первый, второй второго цифрового управляемого сопротинления и со входом коммутаторакодов, выход которого .подключенк управлякщему входу первого цифрово.го управляемого сопротивления, выход дешифратора соединен со входомблока отсчета, второй вход коммутатора кодов является установочнымвходом вычиспительного устройства,между стоком первого и истоком вто рого управляемых полевых транзисторов включен источник питания 21 .Недостатком этого устройства является узкий класс решаемых задач.Целью изобретения является раааирение класса решаемых задач.Укаэанная цель достигается тем,что в вычислительное устройство,содержащее первый и второй элементыс управляемой проводимостью, вы полненные на полевых транзисторах,сток первого управляемого полевоготранзистора соединен с первьм выводом первого цифрового упранляемого сопротивления, второй вывод 25 которого через первый ключ соединен со стоком второго управляемого полевого транзистора, истоккоторого через второе цифровоеуправляемое сопротивление подключен 30 к истоку первого управляемого полевого транзистора, к стоку которогоподключен первый вывод первого масштабного резистора,. исток первогоуправляемого полевого транзистора 35 через соединенные последовательновторой масштабный резистор и второй ключ подключен к истоку второго управляемого полевого тран.зистора, затноры первого и второго 40 упРавляемых полевых тРанзисторовявляются соответственно первыми вторым входами вычислительногоустройства, исток первого управляемого полевого транзистора подключен к первому входу нуль-органа,второй вход которого соединен состоком второго управляемого полевого транзистора, выход нуль-органа подключен ко входу блокауправления, выход которого соединен 50 со входом дешифратора, с управляющим входом второго .цифрового управляемого сопротивления и со входомкоммутатора кодов, выход которогоподключен к управлякщему входу пер ного цифрового управляемого сопротивления, выход дешифратора соединен со входом блока отсчета, второйвход коммутатора кодов являетсяустановочным входом вычислительного 60,устройства, между стоком первого о и истоком второго управляемых пои третий дополнительные ключи, причем между истоком и стоком первогоуправляемого полевого транзисторавключены соединенные последовательно первое дополнительное цифровоеуправляемое сопротивление и первыйдополнительный ключ, мекду истокоми стоком второго управляемого полевого транзистора включены соединенные последовательно второе дополнительное цифровое управляемоесопротивление и второй дополнительный ключ, второй вывод первого масштабного резистора через третийдополнительный ключ соединен со стоком второго управляемого полевоготранзистора, .Управлякщие входыпервого и второго дополнительныхцифровых управляемых сопротивленийявляются соответственно первым ивторым дополнительньаки установочными входами вычислительного устрой-,ства.На чертеже показана Функциональная схема предложенного вычислительного устройства.Устройство содержит первый и второй управляемые полевые транзисторы 1 и 2, первое цифровое управляемое сопротивление 3, первый ключ4, первый масштабный резистор 5,второй ключ 6, второй масштабныйрезистор 7, источник питания 8,второе цифровое управляемое сопротивление 9, коммутатор кодов 10,нуль-орган 11, блок управления 12,дешифратор 13, блок отсчета 14, пер.вое и второе дополнительные цифровые управляемые, сопротивления 15и 16, первый, второй и третий дополнительные ключи 17, 18 и 19, первый и второй входы 20 и 21, установочный вход 22, первый и второйдополнительные установочные. входы23 и 24.Вычислительное устройство работает следукщим образом.Первый и второй управляемые полевые транзисторы 1 и 2, в качествекоторых могут быть использованыМОП-транзисторы, первое управляемоесопротивление 3, первый ключ 4 ивторое управляемое сопротивление 9образуют множительный мост.При выполнении операции умноже.ния замкнут третий дополнительныйключ 19, остальные ключи. разомкну"ты.С первого и второго входов 20и 21 эа затворы первого и второго МОП-транзисторов 1 и 2, выполняющих функцию управляемого сопротив-. ления, поступают перемножаемые напряжения.Условие равновесия множительного :моста .записывается в видеЦ Н,.Р,Ц,(1 д И,Я- сопротивление каналасток-исток первого ивторого МОИ-транзисторов 1 и 2;58 - сопротивление первого .масштабного резистора 5;текущее значение сопротив.ления второго цифровогоуправляемого сопротивления 9.Так как при малых напряженияхстока сопротивление канала стокисток полевого транзистора прямопропорционально напряжению на затворе, то15 аь КЦ, (2)(3)где КК - коэффициенты пропорциональности;О 0 - напряжения на первом и 20 втором входах 20 и 21.Текущее значение сопротивленияцифрового управляемого сопротивления в Функции управлякщего кодаравно25Мцгде к - величина полного сопротивлеония второго цифровогоуправляемого сопротивле ния 91й 1 Мщ- текущее значение и полныйкод.С учетом приведенных выраженийц =К, О,.О(5)К Кт;где к .=соейо йб При раэбалансе множительного ьюс,та нуль-орган 11 по величине и зна ку сигнала рассогласования Формирует импульсы, которые поступают вблок управления 12. Блок управления12 изменяет состояние второго цифрового управляемого сопротивления 9 45 до установления равновесия, послечего информация с выхода блокауправления 12 в виде кода преобра"зуется дешифратором 13 в удобную. для отсчета Форму. При необходимос ти представления в циФровой Формеи функционального преобразованиянапряжений-сомножителей (или,одногоиэ них) устанавливаются в замкнутьеположевие третий дополнительныйключ 19, первый дополнительный ключ17 и (или) второй дополнительныйключ 18.Рассмотрим первый случай, когдазамкнуты прямой допаянителъный, ключ19 и первый дополнителънцй ключ 17,а напряжение на цервом входе 20. Х - относительное значейие кодас установочного входа 22.Для получения в числителе выражения (21) функций вида (8), (10),(12), (13), (14), (1 5), (16), (17),достаточно проделать описанные переключения и выполнить указанныеусловия.В режиме выполнения операцииумножения двух, величин с одновременным делением йа результат Функционального преобразования треть-.ей величины замкнуты первый ключ 4,третий дополнительный ключ 19, а науправлякщий вход первого цифрового 20управляемого сопротивления З,поданкод с установочного входа 22. Ве.личина сопротивления первого масштабного резистора 5 выбирается иэусловия 25(24)где Вс -общее сопротивление параллельно включенных первого цифровогоуправляемого сопротивления 3 ипервого масштабного, резистора 5.С учетом (зложенного, результатпреобразования входных напряженийравенЧкк, ч(25)э Х 40Если испольэовать первое цифровое управляемое сопротивление 3 снормально замкнутыми ключами, торезультат преобразования будет .иметь вид 45012 (26)к. К, - -сов хВ выражениях (25) и (26) числитель может принимать вид, аналогичный виду в выражениях(8), (10),( 21) 50 В режиме вычисления арксинусной (арккосинусной) функции, аргументом которой является произведение двух величин, замкнуты.второй ключ б и третий дополнительный ключ 19. Величина сопротивления второго масштабного резистора 7 выбирается из усло 60 вияЗР р 1 к 89 р (27) где Вр- полное сопротивление .второго циФрового управляемого сопротивления 9.Общее сопротивление параллельновключенных второго цифрового управ.ляемого сопротивления 9 и второгомасштабного резистора 7 равноЩ)(33) Если использовать второе цифровое управляемое сопротивление 9 с нормально замкнутыми ключами, то результат преобразования(30) и (31) может принимать вид,аналогичный виду в. выражениях (В), (10), (12), (13)-(17), при соответствующих переключениях.В режиме вычисления арксинусной(арккосинусной) функции, аргументомкоторой является произведение двух величин, деленное на третью величину, замкнуты первый и второй ключи 4 и 6; на управлякщий .вход пер" вого цифрового управляемого сопротивления 3 подается код с установочного входа 22.Условие расновесия множительного моста. В, К = К -К, (32)В результате1 ., 0,02Я 8 ОкфС 5 ИхЕсли использовать второе цифровое управляемое сопротивление 9 с нормально замкнутыми ключами, то в результате преобразования входных напряженийи 0102, (34)2 к)КеОГГСОЬ -Аргумент в выражениях (33), (34) может, быть представлен более сложными функциями, аналогичными ранее назван.ным.В режиме. вычисления арксинусной (арккосинусной) Функции, аргументом которой является произведение двух величин, деленное на результат функционального преобразования третьей величины, замкнуты первый и второй ключи 4 и б и третий дополнительный ключ 19, а иа уфравляющий вход первого цифрового управляемого сопротивления 3 подается код с установочного входа 22.Кз условия равновесия мисикительного. моста В,В,. В1 - в с(35.) ИМЕЕМФ , 0021080152 10 10 или 15 ИИПИ Заказ 1339 иал ППП Патент", г од, ул.проектная, 4 При использовании первого цифрового управляемого сопротивления 3с нормально замкнутыми ключами результат преобразования имеет видОи, (37)сэсоэ- хгЕсли использовать второе цифровое управляемое сопротивление 9с нормально замкнутыми ключами, апервое цифровое управляемое сопротивление 3 с нормально разомкнутыми.г1 О 1 О 2Кэагссоэ -соэф х (39)2 Чтобы получить числитель сложной дроби (в составе аргумента обратной тригонометрической функции)в виде (8), (10), (12), (13) - (17),достаточно включить в соответствующее плечо моста первое дополнительное цифровое управляемое сопротивление 15 или второе дополнительноецифровое управляемое сопротивление16, или оба одновременно.В режиме вычисления арксинусной(арккосинусной) функции, аргументомкоторой является корень квадратный 30из произведения двух величин,замкнуты первый, второй ключи 4,6и третий дополнительный ключ 19,величины сопротивлений первого ивторого мааатабных резисторов 5 35и 7 выбраны равнымии соответствую-щими выражению (27), а на управляютщие входы первого и второго цифровых управляемых сопротивлений.3 н 9 поступает код с выхода.блока управления 12.Из условия равновесия множительного моста имеем результатом преобразования(40)Если испольэовать первое и второе цифровые управляемые сопротивления 3 и 9 с нормально замкнутыми ключами, тоН (41)"тагссо О, 02. Если испольэовать первое цифровое управляемое сопротивление 3 с нормально разомкнутыми ключами ( с нормально замкнутыми ключами), а второе цифровое управляемое сопротивление 9 с нормально замкнутыми ключами (с нормально разомкнутыми ключами), ток.К агсвИО, О 2, .(42)Чтобы получить подкоренное выражение в выражениях (40) (41), или аргумент обратной тригонометрической функции в выражении (42) в виде (8), (0), (12), (13) - (17), достаточно включить в соответствующее плечо моста первое дополнительное цифровое управляемое сопротивление 15 или второе дополнительное цифровое управляемое сопротивление 16, или оба одновременно.Итак, по сравнению с устройством-прототипом, предложенное вычислительное устройство обладает новым качеством - более широким классом решаемых задач. ираж 699 Подписное