Устройство для распознавания образов

ЯО 1043691 А СОЮЗ СОВЕТСНИХСОЦИАЛИСТИЧЕСНИХРЕСПУБЛИН К 9/б ОСУДАРСТВЕННЫЙ КОМИТЕТ СССРО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ ОБРЕТЕНИ ОПИСАН УСВИДЕТЕПЬСТВ К АВТОР 5 пов(21) 2975575/18-24 второй выход дешифратора соединен (22) 21.08.80 с третьим входом блока ключей пер- (46) 23.09.83. Бюл. Р 3 вой цепочки, первые входы первого (72) А.Г,Бобышев, С.В Архи и второго блоков пороговых элемени В.М.Кайтуков тов соединены соответственно с выхо- (71) Наро-фоминское отделение Все-дами интеграторов первой и второй союзного научно-исследовательского цепочки, вторые входы соединены с института геофизических методов раз- первым и вторым выходами блока корведки. рекции порогов соответственно,третьи (53) 681.39(088.8) входы соединены соответственно с (56) 1Авторское свидетельство СССР седьмым и восьмым выходами блока уп- Р 200888, кл. Ь 06 Р 15/18, 1967. равления, а выходы соединены с тре 2. Патент Японии Р 54-3337, тьими входами блоков ключей второй кл. 6 06 К 9/00, опублик, 1979.и третьей цепочек соответственно, (54)(57) 1. УСТРОЙСТВО ДЛЯ РАСПОЗНА- выход интеграторов третьей цепочки ВАНИЯ ОБРАЗОВ, содержащее блок ввода соединен с входами блока коррекции информации, выходы которого соедине- порогов и вычислителя, второй вход . й ны с входами дешифратора, а вход - которого соединен с девйтым выходом Е с первым выходом блока управления,блока управления, а выход вычислите" уувторой выход которого соединен с пер- ля соединен с регистрирующим блоком. Цф вым входом коммутатора, первый выход , 2, Устройство по п.1, о т л и- ффеф дешифратора соединен с входом блока ч а ю щ е е с я тем, что вычислитель фф управления, генератор случайных им- содержит делитель, выход которого пульсов и блок памяти, входы кото- является выходом вычислителя, входы рых соединены с третьим выходом бло- . делителя соединены с выходами перво-ка управления, а выходы - с вторыми Го сумматора и накопителя, первые вхо"ффф и третьими входами коммутатора, и ,цы которых соединены с выходом анало-регистрирующий блок, о т л и ч а ю- го-цифрового преобразователя, перщ е е с я тем, что, с целью повы- вый вход которого соединен с выходом уф щения точности устройства, оно содер" коммутатора каналов, входы которого жит три цепочки из последовательно . являются входами вычислителя. соединенных блоков ключей и интегра. Устройство по п.1, о т л. и-авФа торов, два блока пороговых элемен- .ч а ю щ е е с я тем,что блок кортов, блок коррекции порогов и вычис- рекции порогов содержит .цепочки йз литель, причем первые входы блоков последовательно соединенных вторых ключей каждой цепочки соединены со- ; сумматоров, интеграторов и исполниответственнб с четвертым,пятым, тельных элементов, выходы которых .шестым выходами блока управления,. являются выходами блока, входы сума вторые входы блоков ключей соеди- маторов соединены с выходами элемен- ф иены соответственно с первым, вто-тов задержки и инверторов, входы корым и третьим выходами коммутатора,торых являются входами блока.Изобретение относится к технической кибернетике, и частности к устройствам для распознавания образов,и может быть использовано при поиске месторождений полезных ископаемых,в медицинской и технической диагностике.Известно устройство для распознавания образов, содержащее входное поле н двоичном коде ( блок входной информации ),дешифраторы, арифметичес Окие устройства, устройства упранления(блоки управления), запоминающее уст- .ройстноблок памяти ), мажоритарноеустройство соединений (коммутатор ),выходное устройство (блок регистрации) 11,Недостаток .Устройства заключается н его невысокой точности распознавания, так как распознавание ведется на основе усредненного прототипа - эталона, заложенного в блоках памяти для каждого разряда ицифрового кода.Наиболее близким к предлагаемомУпо технической сущности являетсяустройство для распознавания образов, 25содержащее блок нвода информации,выходы которого соединены с входами дешифратора, а вход с первым выходом блока управления, второй выходкоторого соединен с первым входом 30коммутатора, первый выход дешифратора соединен с входом блока управления, генератор случайных импульсови блок памяти, входы которых соединены с третьим выходом блока управления, а выходы - со вторым и третьимвходами коммутатора, ч регистрирующий блок, подключенный к блоку сравнения, входы которого соединены с соответствующими выходами блока умножения и блока выборки, входы которогоподключены к блоку памяти, другой извходов которого соединен с одним извыходов блока умножения, подключенному к блоку суммирования, выходы которого соединены с блоком считывания, выходы которого подключены к. дешифратору 2 1 Недостатком известного устройства также является его невысокая точность распознавания, так как распознавание ведется путем сравнения ответных сигналов с эталонным ожидаемым содержанием блока памяти, т.е. на основе сраннения с усредненным ,эталоном.55Цель изобретения - повышение точности распознавания образов устройством.Поставленная цель достигается тем, что н устройство, содержащее 60 блок ввода информации, выходы которого соединены с входами дешифратора, а вход - с первым выходом блока управления, второй выход которого соединен с первым входом коммутато ра, первый выход дешифратора соединен со входом блока управления, генератор случайных импульсов и блок памяти, входы которых соединены с третьим выходом блока управления, а выходы - со вторыми и третьими входами коммутатора, и регистрирующий блок, введены три цепочки из последовательно свединенных блоков ключей и интеграторов; два блока пороговых элементов, блок коррекции порогов и вычислитель, причем первые входы блоков ключей каждой цепочки соединены соответственно с четвертым, пятым и шестым выходами блока управления, а вторые входы блоков ключей соединены соответственно с первым, вторым и третьим выходами коммутатора, второй выход дешифратора соединен с третьим входом блока ключей первой цепочки, первые входы первого и второго блоков пороговых элементов соединены соответственно с выходами интеграторов первой и второй цепочки, вторые входы соединены с первым и вторым выходами блока коррекции порогов соответственно, третьи нходы соединены соответственно с седьмым и восьмым. выходами блока управления, а выходы соединены с третьими входами блоков клочей второй и третьей цепочек соответственно, выход интеграторов третьей цепочки соединен со входами блока коррекции порогов и вычислителя, второй вход которого соединен с девятым выходом блока управления, а выход вычислителя соединен с регистрирующим блоком.При этом вычислитель содержит делитель, выход которого является выходом вычислителя, входы делителя соединены с выходами первого сумматора и накопителя, первые входы которых соединены с выходом аналого-цифрового преобразователя, первый вход которого соединен с выходом коммутатора каналов, входы которого являются входами вычислителя.Блок коррекции порогов содержит цепочки из последовательно соединенных вторых сумматоров, интеграторов и исполнительных элементов, выходы которых являются выходами блока, входы сумматоров соединены с выходами элементов задержки и иннерторон, входы которых являются входами блока.На фиг.1 представлена структурная схема устройства; на фиг.2 - схема блока коррекции порогов; на фиг.3 - схема вычислителя. Устройство содержит блок 1 ввода информации, дешифратор 2,первый блок 3 ключей, первый блок 4 интеграторов, первый блок 5 пороговых элементов, второй блок б ключей, второй блок 7 интеграторов, второй блок 8 пороговйх элементов, третий блок 9 ключей, третий блок 10 интег/раторов, вычислитель 11, блок 12 пропускают.с первой группы интегра"коррекции порогов, регистрирующий торов 4 сигналы, если их величинаблок 13, блок 14 памяти, генератор 15 превышает пороговую величину, устаслучайных импульсов, коммутатор 16 и новленную в период обучения.блок 17 управления. Одновременно первым узлом управБлок 12 коррекции порогов содер- , 5 ления блока 17 выдается команда вожит элемент 18 задержки, инвертор 19, второй узел управления блока 17,сумматор 20, интегратор 21, исполни- по команде которогопроисходит вклютельный элемент .22.чение соответствующих каналов связейВычислитель 11 содержит коммута- коммутатора 16, при этом через этитор 23 каналов, аналого-цифровой пре- р каналы из блока 14 памяти поступаютобразователь 24, сумматор 25, накопи- . случайные сигналы - "Весыф на второйтель 26, делитель 27, узел 28 синхро- блок 6 ключей.низации. Одновременно вторым узлом управ"Работа устройства осуществляется ления блоком 17 включаются в работув режимах обучения и распознавания. его пересчетные схемы, сигналы кото"В режиме распознавания по коман- рых также поступают во второй блок б15де "Пуск" из блока 14 памяти выдают-ключей.ся синхроимпульсы, по которым блоки .Совместное взаимодействие постуустройства устанавливаются в режиме пающих в этот момент сигналов с перготовности, а затем синхронизируется вых пороговых элементов 5 и сигнаЛових рабочий режим ( цепи синхронизации .20 пересчетных схем второго узла управ-не показаны . ления блока 17 открывают соответствуюВ этот момент первым, узлом управ- щие ключи второго блока б ключей, ко 1ления блока 17 управления в комму- , торые пропускают приходящие черезтаторе 16 включаются соответствующиекоммутатор 16 из блока.14 памяти слу.каналы связи и блок 1 ввода информа чайные сигналы - "Весы" на второйции, который начинает производить блок 7 интеграторов, в результатепреобразования аналоговой информации " чего эти случайные сигналы - фВесы"в цифровой код и выдавать ее в дешиф- интегрируются ( запоминаются )соот"ратор 2, а в случае имеющейся инфор- ветствующими интеграторами блока 7.мации в цифровом коде - выдавать ее ЗО По окончании обсчета пересчетнынепосредственно в дешифратор 2, . ми схемами второго узла управлеПри поступлении цифровой информа.- ния блока 17 соответствующих канации в дешифратор 2 последним преобра- лов ключей блока б вторым узлом уп-зуются разряды цифрового кода в и -бу- . равления блока 17 выдается команлевых-функциях, каждая из которых .5 да на открывание каналов второгоравна 1, т.е. им выдаются сигналы,блока 8.пороговых элементов, котооднозначно соответствующие каждому . рые пролускают со второго блока 7цифровому коду. Затем эти сигналы от.интеграторов сигналы, если их величивсех разрядов поступают впервый : на превышает пороговую величину, ус. блок 3 ключей. Одновременно с этим .тановленную в период обучения,дешифратором 2 выдается команда на 4 О Одновременно вторым узлом управвключение пересчетных схем первого. ления блока 17 выдается команда вУзла управления блока 17 управления.третий узел управления блока 17, поПересчетные схемы в результатекоманде которого происходит вклюэтого выдают сигналы на соответствую- чение соответствующих каналов связейщие каналы первого блока 3 ключей. 45 коммутатора 16, через которые изПри совпадении сигналов пересчет-: блока 14 памяти поступают случайных схем первого узла управления бло- ные сигналы - "Весы" на третийблок 9ка 17 и сигналов; поступающих с де- , ключей,шифратора 2, соответствующие ключи Одновременно вторым узлом управблока 3 открываются и пропускают че О ления блоком 17 включаются в работурез себя случайные сигналы - "Веса", . его пересчетные схемы; сигналы котопоступающие из блока 17 памяти черезрых также поступают на третийблок 9соответствующие каналы связи ком- . ключей.мутатора 16 на первый блок 4 интег- Совместное взаимодействие посту.раторов, в результате чего эти слу пающих в этот момент сигналов сочайные сигналы, "Весы" интегрируют- второго блока 8 пороговых элементовся запоминаютсясоответствующими . и сигналов пересчетных схем второгоинтеграторами блока 4. узла управления блока 17 открывает,По окончании считывания цифрово- соответствующие ключи третьего блого информационного массива коман- ка б ключей, которые пропускайтда,поступающая с деаыфратора 2 на приходящие через коммутатор 16 изпересчетные схемы первого узла уп- блока 14 памяти случайные сигналы -равления блока 17)исчезает, вслед- . фВесы" на сумматоры третьей группыствие чего последним выдается коман- ". интеграторов 10,а с сумматоров блода на открывание каналов первой груп-ка 10 - на соответствующие интеграпы пороговых элементов 5 которые 65 торы блока 10, в результате чего этислучайные сигналы - "Весы" интегрируются (запоминаются ) соответствующими выходными интеграторами блока 10,причем каждый выходной интеграторэтого блока 10 представляет классификационный канал соответствующего 5распознаваемого объекта. Эти каналы и сам объект выявляются в периодобучения,По окончании обсчета пересчетнымисхемами третьего узла управления блока 17 соответствующих каналов ключейблока 9 третьим узлом управления блоком 17 выдаетсякоманда в блок 14памяти на его отключение,Одновременно по этой команде сигналы с выходных интеграторов блока10 поступают в вычислитель 11, где .происходит анализ характера насыщенияисследуемого распозаваемого объекта(пласта разреза скважин ).с входящимив него компонентами, т.е. вероятность 2 Пнахождения этих составляющих компонент(например, нефть, вода, газ )в этом пласте по количеству классифационных каналов (нефть, гаэ, вода ) установленных и выявленных в 25период обучения,Вероятность нахождения этих компонентов - классов вычисляется в виде соотнощений30оц, и0 0О,О+О 0уу +у .являющихся относительными величинами,которые регистрируются на ленте АЦИУвыходного регистратора 13 в видепрямого ответа, нефть - 0,6, газ) 3 вода - 01 и т,д, где l )2 3 пвеличины напряжения аналогового сйгнала, выдаваемые в блок 11 с выходных каналов. интеграторов блока 10,а индекс 1 + соответствует номеру канала.В блоке 11 эти аналоговые сигналы О, 02 , О поступают на комму . татор 23 каналов, с помощью которого они последовательно опращиваются и выдаются в преобразователь аналогкод 24, с выхода которого информация в цифровом коде поступает на сумма тор 25, где происходит суммирование данных всех каналов, результат которого поступает в узел 27 деления, в который через узел задержки - нако- . питель 26 (время задержки равняется времени суммирования )поступают55 оцифрованные данные каждого канала. В процессе деления получаются результаты, которые фиксируются АЦПУ блоком 13, Синхронизация узлов вычислителя 11 осуществляется узлом 28 синхронизации этого блока.Обучение устройства заключается в выявлении пороговых уровней порогов первых 5 и вторых 8 блоков пороговых элементов и в выявлении "Весов" - 65 случайных сигналов, поступаемых впервые 4 вторые 7 и третьи 10 блокиинтеграторов.Обучение(установка ) пороговых уровней блоков 5 и 6 осуществляется .с помощью блока 12 коррекции порогов, подключенного оператором в период обучения к выходам третьего блока 10интеграторов, а обучение (выявление )"Весов" - случайных сигналов - осуществляется с помощью генератора 15случайных импульсов, подключенногов этот период оператором к коммутатору 16. В этот момент операторомк коммутатору 16 подключается также генератор стандартных сигналов(не показан), Синхроимпульсы от генератора стандартных сигналов ислучайные сигналы "Веса" от генератора случайных импульсов через коммутатор 16 записываются на магнит-.ную ленту блока 14 .памяти, причемна первой дорожке записываютсясинхроимпульсы, а на остальных дорожках случайные сигналы - "Весы",В этом случае случайные сигналы "Веса" поступают через коммутатор 16 как в блок 14 памяти, так и,одновременно через коммутатор 16 исоответствующие блоки 3,6,9 ключей - в первые 4, вторые 7 и третьи 10блоки интеграторов,В режиме обучения в блоке 1 ввода информации устанавливается информация известного объекта, напримеракустический сигнал, принадлежащийнефтеносному пласту (залежи ). В данном режиме в отличие от описаннойработы режима распознавания случайные сигналы "Веса" выдаются генератором 15 случайных импульсов, аблоком 14 памяти фиксируются, запоминаются с тем, чтобы выдавать их затем в режиме распознавания, с помощью блока 12 коррекции порогов вырабатываются пороговые уровни блоков 5 и 8 при изменении выходныхсигналов с третьего блока 10 интеграторов.Блок 12 коррекции порогов работает следующим образом.При обучении устройства с выходных каналов , в ; и) третьего блока 10интеграторов будут проводиться вкаждом канале сначала изменяющиесявеличины О, затем О;2 и т.д.Первая величина 0; поступает в со"ответствующем канале блока 12 коррекции порогов на элемент 18 задержки, а с нее - на сумматор 20 черезвремя Ь 1 , равное времени задержки. В этот момент на другой входсумматора 20 будет поступать черезинвертор 19 следующая величина напряжения О.)2Разность этих величин дО поступает на интегратор 21, а с него - на исполнительный элемент 22. Исполнительные элементы 22 блока 12 изменяют величины установки пороговых уровней.в блоках 5 и 6.При достижении режима насыщения при обучении, т.е. неиэменйого стати ческого .значения 0:сопз 1 , с выхода блока 10, т.е. пои а 0=0- 0 близком к нулю, блок 12 коррекции порогов прекращает свою работу, так как оператор в этот момент отключает его от блока 10.Обучение устройства ведется многократно и с несколькими известными объектами и их компонентами - гаэ, нефть, вода и т.д., при этом выяв-. ление пороговых уровней блоков 5,6 и случайных сигналов "весов" ведется до тех пор, пока на АЦПУ бл 1 зкарегистрации не появятся постоянные (близкие между собой )результаты, 20 указывающие принадлежность наибольшей вероятности насыщения пласта для каждого известного обучаемого объекта, например нефтеносного пласта. Выходная информация на 25 ленте АЦПУ блока 13 принимает, например для случая 3-х классовследующий вид:Пласт нефтеносныйНефть Газ Вода0,7 0,2 0,10,8 0,1Пласт газоносныйНефть ГаэВода0,1 ,0,80,10,1 0,7 .0,2Пласт водоносныйНефть Газ ,Вода0 2 0 1 0 70,1 0,1. 0,8Введение новых блоков и конструктивных связей позволяет существенно повысить точность работы устройства, а зафиксированные блоком памяти на магнитных лентах случайные сигналы "Весами эа счет сменности их хранения позволяют вести быстрое обучение устройства и дают возможность распознавания нерграничеиного количества исследуемых объектов при небольших конструктивных элементах устройства.. Нич имокосов Редактор Н.Егороваитюте тте щ Тираж 706сударственного комите изобретений и открыти осква, Ж, Раушская ПодписноеСР аб., д,ППП "Патентф, г, Ужгоро фил 341/54ВНИИПИ по дел 113035 Составительехред И,Метел Проектная, 4