Устройство цифрового сопровождения фазы периодического сигнала

Сова СоветеиикСоциал иетичвеии кРеспублик О П И С А Н И Е щ 978364ИЗОБРЕТЕНИЯ К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ(22)Заявлено 23.06,81 (2) 3311842/18-21с присоединением заявки яа(51)М, Кл. Н 037/00 Ьаударетювый квинтет ССьР до делам нзобретеннй н открытнйС.В. Демидов, В,А. Казанский, А.Я, Нальчию, Э.С.Иучники В.А. Рыдовл ДОсобое конструкторское бюро станкостроенияК,;л(54) УСТРОЙСТВО ЦИФРОВОГО СОПРОВОЖДЕНИЯ ФАЗЫ ПЕРИОДИЧЕСКОГО СИГНАЛА1Изобретение относится к электрони" ке и может быть использовано в регулирующих и управляющих устройствах электрических и радиотехнических систем для получения информации о мгновенном текущем значении фазы пе 5 риодического сигнала.Известно цифровое устройство для измерения мгновенных значений Фазы периодически повторяющихся процессов, тв содержащее соединенные последовательно генератор импульсов образцовой частоты и счетчик, а также детектор нулей периодического сигнала, вход которого является входом устройства, а выход подключен к входу установки счетчика импульсов 11.Такое устройство Формирует инфор" мацию о текущей фазе периодического процесса с высокой точностью и быст родействием, но обеспечивает, точность только при строгом взаимном соответствии образцовой частоты и частоты сопровождаемого периодического сиг 2нала. Недостатком устройства являет- ся также резкое увеличение погреаности сопровождения при отклонении частоты периодического процесса от основной частоты, на которую настроено устройство.Наиболее близким к предлагаемому является устройство цифрового сопровождения фазы периодического сигнала,.содержащее последовательно соединенные генератор импульсов, измерительный счетчик импульсов, регистр памяти, параллельный сумматор-накопитель, сумматор импульсных последовательностей, на второй вход которого подключен выход генератора импуль сов, и счетчик импульсов, выходы ко" торого являются выходами устройства, а также содержащее детектор нулей . периодического сигнала, вход которого является входом устройства, а выход подключен к входам установки обоих счетчиков и входу управления регистра памяти. При этом выход сумма".тора импульсных последовательностей соединен с входом стробирования параллельного сумматора-накопителя.Устройство обеспечивает точное цифровое сопровождение фазы периоди" ческого сигнала, в том числе и при значительных отклонениях частоты сопровождаемого периодического сигнала от основной частоты, нв которую настроено устройство (в конкретной реа лизации отклонение частот допустимо до 1 503) Г 2 .Однако описанное устройство обла, дает пониженным быстродействием изэа принципиального наличия в тракте 15 прохождения сигнала сумматора импульсных последовательностей, работающего в 2-тактовом режиме. Следовательно, оно обладает и пониженной точностью сопровождения фазы при вы р соких частотах сопровождаемого периодического сигнала.Целью изобретения является повышение быстродействия и точности, уст- д ройства.Поставленная цель достигается тем, что в устройство цифрового сопровождения фазы периодического сигнала, содержащее параллельный сумматор-накопитель с и младшими и а старшими разрядами, соединенные последовательно измерительный счетчик импульсов и регистр памяти, генератор импульсов, выход которого подключен к входу из 35 мерительного счетчика импульсов и входу стробирования параллельного сумматора-накопителя, детектор нулей периодического сигнала, вход которого соединен с выходной клеммой устройства, а выход - с входами установки измерительного счетчика импульсов и параллельного сумматора-накопителя и управляющим входом регистра памяти, введен блок удвоения, параллельный вход которого подключен к выходу регистра памяти, а выход подключен к параллельному входу п младших разря,дов параллельного сумматора-накопителя, при этом выход переноса из млад" ф 1 ших разрядов в старшие параллельного сумматора-накопителя подключен к уп" равляющему входу блока удвоения, выход н старших разрядов параллельного сумматра-накопителя соединен с выход- фф ными клеммами устройства, а их па" раллельные входы - с клеммами дополнительных входов устройства. 4На чертеже показана схема устройства цифрового сопровождения фазы периодического сигнала.Устройство содержит генератор импульсов, параллельный сумматор-накопитель 2, измерительный счетчик 3 импульсов, детектор ц нулей периоди" ческого сигнала, вход 5 устройства, регистр 6 памяти, блок 7 удвоения, выход 8 устройства, вход 9 первого иэ щ старших разрядов параллельногосумматора-накопителя, входы 10 другихстарших разрядов параллельного сумматора-накопителя, выход 11 переноса из младших разрядов в старшие параллельного сумматора-накопителя.Устройство работает. следующим образом.На вход 5 поступает периодический сигнал с периодом Т. Детектор 11 нулейпериодического сигнала при переходе сигнала через нуль от "-" к "+н вырабатывает импульс, по которому содержимое измерительного счетчика 3 импульсов записывается в регистр 6 памяти, а затем счетчик 3 устанавливается в начальное, в данном случае нулевое положение. Таким образом, вэтот момент содержимое измерительногосчетчика 3 соответствует нулевому значению фазы периодического сигнала,Генератор 1 импульсов вырабатывает импульсную последовательность с частотой Г, выбираемой исходя из разрядности счетчика 3 импульсов и допустимого отклонения периода входного сигнала Т, так, цтобы при максимальном периоде входного сигнала из" мерительный счетчик 3 не был переполнен. В промежутке между импульсами установки счетчик 3 импульсов заполняется импульсами частоты Г. Таким образом, за период Т входного сигнала счетчик 3 примет .Гм Т импульсов, В регистр б памяти число из счетчика 3 записывается в обратном коде, в результате получается разностьМ=5" ГхТ (1) где 5 - емкость счетчика 3.На выходе регистра 6 памяти включен блок 7 удвоения, который при отсутствии сигнала на своем входе управления просто транслирует число ЬБ на входы младших разрядов параллельного сумматора-накопителя 2, При по" явлении сигнала управления блок удвоения осуществляет удвоение величины сигнала рассогласования Ь 5 путем сдвига своих входов относительно5 -,Ь 5Т. (3)С учетом (1)ТД 5При этом общее количество циклов пе"реполнения младших разрядов сумматора-накопителя 2 эа период входногосигнала Т равноТТТаким образом, на выходе 11 переносаиз младших разрядов в старшие сумматора-накопителя 2 сигнал переноса запериод Т образуется Ь 5 раз.На вход 9 первого из групп а старших разрядов сумматора-накопителя 2постоянно подается сигнал, равныйединице. Каждым строб-импульсом частоты Г эта единица добавляется встаршие разряды параллельного сумматора-накопителя 2, которые при отсутствии входных сигналов на входах10 работают просто в режиме двоичного счетчика. При этом в момент появ"ления импульса на выходе детектора 4нулей старшие разряды сумматора-накопителя 2 устанавливаются в нулевоеположение и значение кода сопровождения равно нулю. Далее на выходах естарших разрядов, работающих в режиме счетчика, образуется цифровая последовательность, числовые значениякоторой формир"ются по двум каналам:по входу 9, имеющему постоянный вход.ной сигнал, равный единице, котораянепрерывно суммируется со значениемчисла в старших разрядах сумматоранакопителя 2,(величина суммы равнаТ Х Г); по выходу 11 переноса из младших разрядов старшие параллельногосумматора-накопителя 2 (величинасуммы равна количеству циклов переполнения младших разрядов эа период Т,т.е. с учетомравна Ь 5).За период Т сопровождаемого сигнала в старших разрядах сумматора-на"копителя 2 образуется суммайТм Г+Ь 5или, учитывая (1),И=5Следовательно, число на выходе 8устройства не зависит от величины(4) 5 9783выхода на один разряд, Импульсы частоты Г с выхода генератора 1 поступают на стробирующий вход параллельно. го сумматора-накопителя 2, состоящегоиз и младших разрядов, число которыхравно количеству разрядов счетчика 3импульсов, и ш старших разрядов. Кпараллельным входам и младших разря;дов подключен выход регистра 6 памяти, Выходы а старших разрядов сумматора-накопителя являются выходами 8устройства.На параллельный вход младших разрядов параллельного сумматора-накопителя иэ регистра 6 памяти непрерывно 1через блок 7 удвоения подается рассогласование Д 5. Следовательно, каждым импульсом частоты Е величина накопленной суммы в младших разрядахсумматора-накопителя 2 увеличивается 2 она Д 5При непрерывном стробированиичасть сумматора-накопителя 2, представленная младшими разрядами, переполняется и на шине переноса иэ младших разрядов в старшие появляется 2 юсигнал переноса.Кроме внутренних функциональныхподключений, обеспечивающих прохождение сигнала переноса из младшихразрядов в старшие, выход 11 перено- звса подключен к управляющему входублока 7 удвоения. При появлении сигнала на выходе 11 блок 7 удвоенияувеличивает на своем выходе сигналД 5 в два раза, т.е. на его выходахбудет величина сигналами 5, котораяочередным строб-импульсом суммируется с содержимым младших разрядов сумматора-накопителя 2. При этом младшие разряды сумматора-накопителя 2переходят через нулевое значение,сигнал на выходе 11 переноса исчезает, и цикл заполнения младших разрядов возобновляется. Одновременно вос.станавливается сигнал д 5 на выходеблока 7 удвоения.Таким образом, при каждом переполнении младших разрядов сумматора-накопителя 2 в него вводится дополнительное число Д 5.Количество импульсов, стробирующих параллельный сумматор-накопитель2 в очередном цикле накопления, равно5Игде епС " целая часть выражения,стоящего в скобках;5-Ь 5 - емкость младших разрядовпараллельного сумматора 64 бнакопителя 2 после введения дополнительного (начального) Ь 5 .Период заполнения младших разрядов параллельного сумматора-накопителя 2 равен7 9783периода входного сигнала и частотызаполнения при установившейся частоте входного сигнала, Темп поступления корректирующего воздействия измладших разрядов сумматора-накопителя 2 в старшие обеспечивает точностьцифрового сопровождения фазы не хужепервого разряда е старших разрядовустройства.Хаким образом, на выходе 8 уст фройства формируется цифровая развертка, синхронизированная и совмещеннаяс началом и концом периода входногосигнала, Мгновенное значение этойразвертки соответствует текущему зна Эчению фазы входного сигнала с погреш-ностью, не превышающей единицы младшего разряда устройства.Предлагаемое устройство работаетВ однотактном режиме и позволяет по З 1сравнению с прототипом использоватьв два раза более высокую частотустробирования, что повышает такжев два раза или точность цифрового со"провождения, или верхнюю границу час-.2 утот сопровождаемого сигнала,Если на дополнительный вход 10старших разрядов сумматора"накопителя 2 подать число К, то разовое подсуммирование числа К позволяет скач- щкообразно сдвигать на К значение выходного сигнала.Формула изоЬретенияУстройство цифрового сопровожденияфазы периодического сигнала, содержа-щее параллельный сумматор-накопительс и младшими и щ старшими разрядами,64 8соединенные последовательно измерительный счетчик импульсов и регистрпамяти, генератор импульсов, выход которого соединен с входом измерительного счетчика импульсов и,входом стробирования параллельного сумматоранакопителя, детектор нулей перио- .дического сигнала, вход которого соединен с входной клеммой устройства, авыход - с входами установки измерительного счетчика импульсов, параллельного сумматора-накопителя и управляющим входом регистра памяти, о тл и ч а ю щ е е с я тем, что, сцелью повышения быстродействия и точности, в него введены блок удвоения,параллельный вход которого соединенс выходом регистра памяти, а выходс параллельным входом и млаших разрядов параллельного сумматора-накопителя, при этом .выход переноса из младших разрядов в старшие разряды параллельного сумматора-накопителя соеди-.нен с управляющим входом блока удвоения, выходы и старших разрядов параллельного сумматора-накопителя соединены с выходными клеммами устройства, а их параллельные входы соединеныс клеммами дополнительных входов устройства.Источники информации,принятые во внимание при экспертизеВляндин С,И. Цифровые электроизмерительные приборы. И., "Энергия",1974 ф с. 126.2. Авторское свидетельство СССРпо заявке йф 2794547, кл, Н 03 1. 7/00,1979.978364 Составитель И. КатановаРедактор И. Иихеева Техред Т.фантв КорректорО. Билакщ Фа ее т е Заказ 9241/7 филиал ППП "Патент", г. Ужгород, ул. Проектная, 4 Тираж 959ЗНИИПИ Государственно по делам изобретений 113035, Москва, Ж, Р Подписноео комитета СССРи открытийущская наб., д, 4/5