Синтезатор частот

ц 978365 Союз СоввтсиикСфциалистичвскикРеспублик ОП ИСАНИЕ ИЗОбРЕТЕН ИЯ К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ(23) Приоритет Н 037/16 ЬаударетюкыЯ квмитет СССР ав делам кзебретенкЯ н втерыткЯДата опубликования описания 30. 11. 82:(54) СИНТЕЗАТОР ЧАСТОТ 1Изобретение относится к радиотех. нике и может быть использовано в широкодиапазонных системах Формирования дискретного множества частот.Известен синтезатор частот, содер 5 жащий соединенные в кольцо перестраиваемый генератор, делитель частоты с переменным коэффициентом деления, цифровой частотный дискриминатор., устройство выборки по длительности импульсов, формирователь кодов управля ющих напряжений, выполненный в виде итерационного вычислительного блока цифроаналоговый преобразователь и Фильтр нижних частот, а также последовательно соединенные опорный генератор и делитель частоть с постоянным коэффициентом деления, и блок управления1.Однако в известном устройстве не 20 обеспечивается устойчивость работы при воздействии помех в процессе настройки. Под влиянием помех может быть выбрана не та половина диапазо. на управляемого напряжения, при этом автоматической настройки не произой- дет и необходимо провести повторный циклЦель изобретения - повышение устой. чивости работы путем ослабления влияния помех.Поставленная цель достигается тем, что в синтезатор частот, содержащий последовательно соединенные подстраиваемый генератор делитель частоты с переменным коэффициентом деления и цифровой частотный дискриминатор, пер. вый и второй выходы которого подключены к соответствующим входам устройства выборки по длительности импульсов, первый и второй выходы которого соединены с первым и вторым входами формирователя кодов управляющих напря-жений, выполненного в виде итерационного вычислительного блока, а также последовательно соединенные опорный генератор и делитель частоты с посто.1 янным коэффициентом деления, выход3 97836 которого подключен к другому входуцифрового частотного дискриминатора,последовательно соединенные цифроаналоговый преобразователь и фильтр нижних частот, выход которого подключенк управляющему входу подстраиваемогогенератора, и блок управления, первыйвыход которого соединен с управляющим входом делителя частоты с переменнымокоэффициентом деления, введены последовательно соединенные индикатор настройки и блок памяти, последовательно соединенные сумматор, регистр и коммутатор и последовательно соединен. ные блок защиты от ложных сигналов иэлемент ИЛИ, второй вход которого соедйнен с другим входом блока управления, а выход элемента ИЛИ подключен кстартовому входу Формирователя кодауправляющих напряжений, первьй и второй выходы которого соединены соответственно с цикловым входом блока защиты от ложных сигналов и режимным входом индикатора настройки, первые и вторые входы которого объединены с вторым и третьим входами блока памя- ти и вторым и третьим входами регистра и подключены к первому и второму выходам устройства выборки по длительности импульсов, входы первого и вто- зо рого операндов сумматора подключены соответственно к выходу блока памяти и коммутатора, второй вход блока защиты от лэжных сигналов объединен с управляющим входом коммутатора и под 35 ключен к выходу индикатора настроики,поразрядные выходы регистра соединены С поразрядными входами цифроаналогового преобразователя, а информационныевыходы формирователя кодов управляющих напряжений соединены с второйгруппой входов коммутатора,На чертеже изображена структурная электрическая схема предлагаемого синтезатора частот.Синтезатор частот содержит подстраиваемый генератор 1, делитель 2 частоты с переменным коэффициентом деления,блок 3 управления, цифровой частотныйдискриминатор Ф, устройство 5 выборки 5 впо длительности импульсов, опорныйгенератор 6, делитель 7 частоты с постоянным коэффициентом деления, формирователь 8 кодов управляющих напря"жений, цифроаналоговый преобразователь 9, фильтр 1 О нижних частот, индикатор 11 настройки, блок 12 памяти,сумматор 13, регистр 11, блок 15 за 5 4щиты от ложных сигналов, элемент ИЛИ16 и коммутатор 17.Устройство работает следующим образом,На управляющий вход подстраиваемого генератора 1 с выхода цифроаналогового преобразователя 9 подается управляющее напряжение, величина которого пропорциональна коду с выходарегистра 11. Процесс настройки осуществляется с помощью ряда последовательных итерационных циклов. Индикатор 11 настройки по сигналам с устрой.ства 5 выборки и формирователя 8 кодов вырабатывает сигналы, индицирующие нахождение системы в режиме дихотомического поиска или окончания его.Эти сигналы запоминаются на все времяэтапа настройки, Длгоритм работы индикатора описывается следующими булевыми выражениями:4д=(аЧЬ) с;д=сЧаЬ,где а, Ъ - сигналы с выхода устройстства 5 выборки, соответст.вующее положительной и отрицательной расстройке почастоте;с - сигнала начала поиска сформирователя 8 кодов;д - сигнал "В режиме поискасистема настроилась";д - сигнал "Идет поиск - система не настроилась".Индикатор 11 настройки может бытьреализован с помощью комбинационнойлогической схемы и элементов памяти.В блок 12 памяти записаны три числа О, +1, - 1. В течение процесса поиска с выхода блока 12 памяти на входы первого операнда сумматора 13 подается нО" и коммутатор 17 соединяетинформационные выходы Формирователя8 кодов с входами второго операндасумматора 13. После окончания поискапо сигналу индикатора 11 настройкисинтезатор частот переходит в режимавтоматической подстройки частоты,коммутатор 17 переключается и соединяет выходы регистра 14 с входами второго операнда сумматора 13. При этомесли на выходе устройства 5 выборкипоявляется сигнал о частотной расстройке, то в соответствии со знаком расстройки блок памяти выдает на сумматор 13 код "+1" или "- 1". Вследствиеэтого напряжение на выходе цифроаналогового преобразователя 9 увеличится или уменьшится на один дискрет,Формула изобретения компенсируя расстройку, Полоса удержания описанной системы автоматической подстройки равна всему рабочемудиапазону подстраиваемого генератора 1.3Блок 15 защиты служиТ для автоматического повторного запуска системы в случае сбоя. На вход блока 15 защиты поступают сигналы с выхода индикатора 11 настройки и циклового выхода 10 Формирователя 8 кодов. Если в течение К циклов с выхода индикатора 11 настройки придет сигнал, что требуемая частота не выставлена, то по сигналу с выхода блока 15 защиты через элемент15 ИЛИ 16 осуществляют повторйый запускформирователя 8 кодов.Блок 1.5 защиты может быть реализован с помощью комбинационной логической схемы, элементов памяти и пересчет ного устройства.формирователь 8 кодов может запускаться также по сигналу с блока 3 уп. равления через элемент ИЛИ 1 б. Если после заданного количества повторных за пусков синтезатор частот не настраивается, на дополнительном выходе блока 15 защиты вырабатывается сигнал "Неисправность",Таким образом, предлагаемое устрой ЗО ство обладает повышенной устойчивостью к воздействию помех в процессе настройки. Синтезатор частот, содержащий последовательно соединенные подстраиваемый генератор, делитель частоты с ф переменным коэффициентом деления и цифровой частотный дискриминатор, пер- . вый и второй выходы которого подключены к соответствующим входам устройства выборки по длительности имульсов у первый и второй выходы которого соединены с первым и вторым входами Формирователя кодов управляющих напряжений, выполненного в виде итерационного вычислительного блока, а также последовательно соединенные опорный генератор и делитель частоты с постоянным коэффициентом деления, выход которогоподключен .к другому входу цифровогочастотного дискриминатора, последовательно соединенные цифроаналоговыйпреобразователь и фильтр нижних частот, выход которого подключен к управ.ляющему входу подстраиваемого генератора, блок управления, первый выходкоторого соединен с управляющим входом делителя частоты с переменным коэффициентом деления, о т л и ч а ющ и й с я тем, что, с целью повышенияустойчивости работы путем ослаблениявлияния помех, в него введены последовательно соединенные индикатор настройкии блок памяти, последовательно соединен.ные сумматор, регистр и коммутатор ипоследовательно соединенные блок защиты от ложных сигналов и элементИЛИ, второй вход которого соединен сдругим входом блока управления, а вы.ход элемента ИЛИ подключен к стартовому входу формирователя кода управляющих напряжений, первый и второйвыходы которого соединены соответственно с цикловым входом блока защитыот ложных сигналов и режимным входоминдикатора настройки, первые и вторыевходы которого объединены с вторымии третьими входами блока памяти и свторыми и третьими входами регистраи подключены к первому и второму вы"ходам устройства выборки по длительности импульсов, входы первого и вто.рого операндов сумматора подключенысоответственно к выходу блока памятии коммутатора, второй вход блока защиты от ложных сигналов объединен суправляющим входом коммутатора и подключен к выход индикатора настройкипоразрядные выходы регистра соединены1с поразрядными входами цифроаналогового преобразователя, а информационные выход формирователя кодов управ"ляющих напряжений соединены с второйгруппой входов коммутатора,Источники информации, принятые во внимание при экспертизеАвторское свидетельство СССР У 657575, кл, Н 037/00, 1976 (прототип)./Техред Т.фанта Корректор Л. Бокщан едактор И. Михеев Заказ 9243/75 4 Л филиал ППП "Патент", г. Ужгород, ул, Проектная; Тираж 959 ВНИИПИ Государств по делам изобр 13035, Москва, ЖПодписноенного комитета СССРтений и открытийРауаская наб , д