Микропрограммное устройство управления

Союз СоветсникСоциапистичесниаРеспублик ОП ИСАНИЕИЗОБРЕТЕН ИЯК АВТОРСКОМУ СВИДЕТЕЛЬСТВУ и)964640(23) Приоритет Фвуавраюей каетвт СССР в двваи взвбретвей в епрытий(53) УДК 681. ,325(088.8) Дата опубликования описання 07.10.82(7) Заявнтел КРОПРОГРАММНОЕ УСТРОЙСТВО УПРАВЛЕНИЯИзобретение отн ной технике и а использовано пр щих автоматов. осится к вычислительматике и может бйть остроении управляю 5 О ий содержит деентов И, элемент ичем каждый Блок проверкишифратор, группуИЛИ и элемент ем Известно микропрограммное устройство управления, содержащее запоминающее устройство, регистр макрокоманд, счетчик микрокоманд и блок проверки условий перехода, состоящий из дешифратора, группы элементов И и элемента ИЛИ 1 1Недостатком этого устройства является низкое быстродействие, прскольку длительность автоматного такта увеличивается на время выполнения операпии счета в двоичном счетчике. 1Наиболее близким к изобретению техническим решением является микропрограммное устройство управления, содержащее блок запоминания микрокоманд, регистр микрокоманд, блок запоминания . 2 эквивалентных адресов, накапливаюший сумматор и блок управления 2 .Целью изобретения является повышение быстродействия устройства. 2Поставленная цель достигается тем что в микропрограммное устройство управления, содержащее два блока памяти, регистр и блок проверки условий, причем первый выход регистра соединен, с информационным входом блока проверки условий, второй выход регистра является информационным выходом устройства, группа информационных входов блока проверки условий является группой входов условий устройства, введен коммутатор, причем первый и.второй информационные входы коммутатора соединены соответст венно с выходами первого и второго блоков памяти, входы которых соединены с третьим выходом . регистра, первый и второй разрешающие входы коммутатора соединены соответственно с первым и вторым выходами блока проверки условий, выход коммутатора соединен с информационным входом регистра.М 46 При выполнении микропрограммы (граф-схема на фиг. 2) в исходном состоянии регистр микрокоманд 5 обнулен40 и с его поля 6 на вход блока 1 и блока 2 поступает адрес ячейки В . После прихода пускового сигнала блок 4 вырабатывает управляющий сигнал на считывание информации из ячейки В блока 1. Происходит это следующим образом. Поскольку4 ноле осведомительных сигналов 7 обнулено, то на вход дешифратора 9 поступают уровни логического О и все его выходы (кроме нулевого, который не используется) находятся в состоянии логическо го О". С выходов дешифратора нулевые сигналы поступают на первые входы соответствукюжх элементов И 10 и запирают их, запрещая прием информации с входов 13, Выходы всех элементов И 10 нахо дятся в состоянии логичесюгоОф что приводит к тому, что выход элемента ИЛИ 11 также находится в состоянии 3вход группы входов блока соединен спервым входом Ф -го элемента И группы, второй вход которого .соединен ся -м выходом дешифратора, выход каждого элемента И группы соединен с соот-, 5ветству 1 ощим входом элемента ИЛИ, выход которого соединен с первым выходомблока н через элемент НЕ - со вторымвыходом блока, вход дешифратора соединен с входом блока, 10На фиг. 1 приведена структурная схема устройства; на фиг. 2 - граф-схемавыполнения программы; на фиг. 3 и 4принцип размещения микропрограмм вблоках памяти.Микропрограммное устройство управления (фиг, 1) содержит блок 1 памяти,блок 2 памяти, коммутатор 3, блок 4проверки условий, регистр 5, поле 6 адресов регистра 5, поле 7 осведомитель- р 0ных сигналов регистра 5, поле 8 микрокоманд регистра 5, дешифратор 9 блока4, группа элементов И 10 блока 4, элемент ИЛИ 11 блока 4, элемент НЕ 12блока 4, группа входов 13 условий уст Зройства, информационный выход 14 устройства,Устройство работает следующим образом.На вход дешифратора 9 с выхода поля осведомительных сигналов 7 регистра5 поступает код номера осведомительного сигнала, значение которого анализируется в данной микрокоманде, Сам осведомительный сигнал поступает на.соот 35ветствующий вход грунцы входов 13. 40 4логического "0", а выход элемента НЕ 12 находится в состоянии логической1 . Нулевой сигнал с выхода элемента ИЛИ 11 поступает на первый управляющий вход коммутатора 3 и запирает цепь приема информации из блока 2, одновременно с.выхода элемента НЕ 12 единичный сигнал поступает на второй управляющий вход коммутатора 3 и открывает цепь приема информации из блока 1. Размещение микропрограммы в блоке 1 и в блоке 2 показано на фиг, 3 и 4 соответственно.После микрокоманды Усхранящейся в ячейке В блока 1, выполняется микрокоманде У, затем У 2, При этом блок 4, вырабатывает сигналы на считывание информации из блока 1, так как команды Уо и У 1 в поле осведомительных сигналов содержат нулевые сигналы, что приводит к появлению на выходе элемента НЕ 12 сигнала логической "1", который управляет считыванием информации из блока 1. При выполнении микрокоманды У происходит следующее. Код номера осведомительного сигнала 0 С 1 (см. содержимое ячейки В блока 1 на фиг. 3) поступает на вход дешифратора 9, при этом соответствующий выход дешифратора 9 переходит в состояние логической1 е Сигнал О, поступа ет на соответстщщ вующий вход 13. Если значение сигнала 0,1 = О, то состояние управляющих входов коммутатора 3 не изменяется и очередная микрокомацда считывается по адресу В изблока 1. На выходе поля 8 регистра 5 .(на выходе устройства) появляется микрокоманда У .Если значение сигнала сС,1 = 1, то на обоих входах соответствующего элемента И 10 появляются единичные сигналы, что привоцит к появлению сигнала логической 1 на выходе элемента ИЛИ 11,: а на выходе элемента НЕ 12 устанавливается значение логического ."О.Нулевой сигнал с выхода элемента НЕ 12 поступает на коммутатор 3 и запирает цепь приема информации из блока 1, Единичный сигнал поступает с выхода элемента ИЛИ 11 на коммутатор 3 и открывает цепь приема информации из блока 2. В блоке 2 в ячейке В хранится микрокоманда У, которая и появляется на выходе 14 устройства.Применение изобретения позволяет повькз."гь быстооцействие устройства.Формула изобр ет ения1. Микропрограммное устройство управления, содержащее два блока памяти,5 9646 регистр и блок проверки условий, причем первый выход регистра соединен с информационным входом блока проверки условий, второй выход регистра является информационным выходом устройства, груп па информационных входов блока проверки усповий является группой входов условий устройства, о т л и.ч а ю ш е е с я тем, что, с целью повышения его быстродействия, устройство содержит коммута- фо тор, причем первый и второй информационные входы коммутатора соединены соответственно с выходами первого и второго блоков памяти, входы которых соединены с третьим выходом регистра, пер вый и второй разрешакацие входы коммутатора соединены соответственно с первым и вторым выходами блока проверки условий, выход коммутатора соединен с информационным входом регистра, . 202. Устройство по.п. 1, о т л и ч а ю-. ш е е с я тем, что блок проверки усло 40 6в й содержит дешифратор, группу элемен тов И, элемент ИЛИ и элемент НЕ, причем каждый ( -й вход группы входов блока соединен с первым входом-го элемента И группы, второй вход которого соединен с 1 -м выходом дешифратора, выход каждого элемента И группы соединен с соответствуэзцим входом элемента ИЛИ, выход которого соединен с первым выходом блока и через элемент НЕ с вторым выходом блока, вход дешифратора соединен с входом блока. Источники информации,принятые во внимание при экспертизе 1. Майоров С. А., Новиков Г. Н. Структура электронных вычислительных машин. Л., "Машиностроение", 1979,с. 321, 324, рис. 10.7, 10.9,2. Авторское свидетельство СССР И 537346, кл.06 Р 9/22, 1976 Ь . сотип).964640 Поле осоедомателэ ира 5 ляющ алньд сигналоФ чаглть Адресг юейки ЯУ Ядреонал частаФиг.Ю оставитель М. Кудряшевехред М, Рейвес Корректор Г. Огар ратилл едакт ж 731 ственн изобрета, Ж63 1/29ВНИИ к д, ул. Проектная,ППП Патент т. ф Гир ПИ Госу по делам 35, Мос Подписное комитета ССС й и открытий Раушская наб,