Цифровой регистратор формы импульсных сигналов

(54) ЦИФРОВОЙ РЕГИСТРАТОР ФОРМЫ ИМПУЛЬСНЫХ СИГНАЛОВИзобретение относится к электроизмерительной технике и может бытьиспользовано для исследования формыоднократных и редко повторяющихсяимпульсных сигналов,Известен цифровой регистраторформы импульсных сигналов, содержащийпоследовательно соединенные усилитель, аналого-цифровой преобразователь и буферный регистр, а такжегенератор тактовых импульсов, выходкоторого. подключен к входу запускааналого-цифрового преобразователя,блок памяти и счетчик адреса1),Недостатком указанного устройства является низкая точность регистрации начальной и быстрых фаз сигналовбольшой длительностиНаиболее близким к предлагаемомупо технической сущности является циф- Мровой регистратор формы импульсныхсигналов, содержащий усилитель, входкоторого соединен с шиной исследуемого сигнала, а выход - с первым входом аналого-.цифрового преобразователя, второй вход которого подключен к выходу генератора тактовых импульсов, а информационный выход - к информационному входу первого буФерного регистра, выход которого связан с информационным входом второго буферного регистра и первым входом блока сравнения кодовых слов, вторым входом соединенного с выходом второго буферного регистра, элемент ИЛИ, счетчик равных значений, счетчик адреса записи и блок памяти, адресный вход которого подключен к выходу коммутатора, адресов, вход управления режимом - к выходу блока выбора режима, первый информационный вход " и выходу второго буферного регистра,а второй информационный входк выходу счетчика равных значений 23,Недостатком известного устройства является низкая информационная ем 3: 96282кость при Фиксированном объеме памяти, обусловленная неполным использованием разрядов блока памяти,предназначенных для записи количества равных значений.5Цель изобретения - повышение информационной емкости при Фиксированном объеме памяти.Поставленная цель достигаетсятем, что цифровой регистратор формы 1 Оимпульсных сигналов, содержащий усилитель вход которого соединен сшиной исследуемого сигнала, а выход - с,первым входом аналого-цифрового преобразователя, второй входкоторого подключен к выходу генератора тактовых импульсов, а информационный выход - к информационномувходу первого буферного регистра выход которого связан с информационным входом второго буферногорегистра и первым входом блока сравнения кодовых слов, вторым входомсоединенного с выходом второго буферного регистра, элемент ИЛИ, счетчик равных значений, счетчик адресазаписи и блок памяти, снабжен форми"рователем строба тремя элементамиИ двумя элементами ИЛИ, триггеромуправления и коммутатором кодовыхслов, выход которого соединен с входом "Данные" блока памяти, первыйуправляющий вход - с вторым выходомблока сравнения кодовых слов и вторым входом третьего элемента И, вто"рой управляющий вход - с первым выходом блока сравнения кодовых слов ивторыми входами первого и второго элементов И, первый вход данных " с вы"ходом первого буферного регистра, авторой вход данных - с выходом дан" 40ных счетчика равных значений, выход"Переполнение" которого подключен кпервому входу первого элемента ИЛИ,вход сброса " к выходу третьегоэлемента И и вторым входам всех эле- ффментов ИЛИ, счетный, вход - к первомувходу второго элемента ИЛИ и выходувторого элемента И, первый вход кото-рого связан с первыми входами пер"вого и третьего элементов И и вы- оходом формирователя строба, вход которого соединен с выходом "Конецпреобразования" аналого-цифровогопреобразователя и управляющими входами "Запись" первого и второго буферОных регистров, причем выход первогоэлемента ИЛИ связан с входом "Пуск"триггера управления, выход которого 1соединен с третьим входом первогоэлемента И, а вход "Сброс" - с выходом первого элемента И и первым вхо"дом третьего элемента ИЛИ, выход которого подключен к входу счетчикаадреса записи, причем выход второгоэлемента ИЛИ связан с управляющим входом "Запись" блока памяти, вход "Адрес" которого соединен с выходомсчетчика адреса записи,На чертеже показана структурнаяэлектрическая схема предлагаемогорегистратора.Устройство состоит иэ усилителя1, генератора 2 тактовых импульсов,аналого-цифрового преобразователя 3,первого и второго буферных регистров4 и 5, формирователя 6 строба, блока7 сравнения кодовых слов, коммутатора 8 кодовых слов, счетчика 9 равных значений, первого, второго и третьего элементов И 10, 11 и 12, первого элемента ИЛИ 13, триггера 14 управления, второго и третьего элементов ИЛИ 15 и 16, счетчика 17 адресазаписи и блока 18 памяти,Устройство работает следующим образом.Исследуемый сигнал, усиленный уси"лителем 1, поступает на вход аналогоцифрового преобразователя 3; частота дискретизации которого определяется Фиксированной частотой генератора 2 тактовых импульсов, В исходномсостоянии первый и второй буферныерегистры 4 и 5, а также счетчик 9равных значений и счетчик 17 адресанаходятся в нулевом (сброшенном) состоянии, а триггер 14 управления - вединичном (по выходу) состоянии. Аналого-цифровой преобразователь 3 Форми"рует на своем выходе и-разрядноепараллельное информационное слово.Импульс с выхода "Конец преобразования" аналого-цифрового преобразователя 3 подается на управляющие входыпервого и второго регистров 4 и 5,По этому импульсу содержимое первогорегистра 4 переписывается во второйрегистр 5 а в первый регистр 4 записывается новое слово с выхода аналого-циФрового преобразователя 3.В результате в каждый момент времени первый регистр 4 хранит текущееинформационное слово, а второй регистр 5- предыдущее информационноеслово. На первом выходе блока 7 сравнения появляется логическая "1" вслучае совпадения этих двух слов, а5 962821 6 на втором выходе - в случае их не- нни, содержимое счетчика 17 адреса совпадения, При. несовпадении логиче- увеличиваться не будет и содержиская "1" с.второго выхода блока 7 мое счетчика 9 равных значений будет сравнения поступает на первый управ" записано в ту же ячейку блока 18 ляющий вход коммутатора 8 и на вто-памяти, в которую было записано прерой вход элемента И 12. Строб с вы- дыдущее содержимое счетчика. хода блока 6 через третий элемент При переполнении счетчика 9 рав- И 12 подается на вход сброса счетчи- ных значений сигнал с выхода пере" ка 9 равных значений, и его содержи- полнения через первый элемент ИЛИ 13 мое сбрасывается в "О", если оно не 10 подается на вход "Пуск" триггера было равно "О". Кроме того, строб 14, переводя его в единичное состоя- через третий элемент И 12 и первый ние, в результате чего строб через элемент ИЛИ 13 поступает на вход , первый элемент И 10 и третий эле"Пуск" триггера 14, устанавливая мент ИЛИ 16 поступает на вход счетего в единичное состояние (по вы чика 17 адреса и увеличивается его ходу), если он был в нулевом состоя- содержимое на единицу. При этом сонии. Одновременно строб проходит че- держимое счетчика 9 равных значений рез третий элемент И 12 и третий начинает записываться в очередную элемент ИЛИ 16 и поступает на вход ячейку блока 18 памяти, а его пресчетчика 17 адреса, увеличивая его 2 ф дыдущее значение сохраняется, содержимое на единицу, и это число Таким образом, каждое новое ин(номер ячейки памяти) поступает на Формационное слово, полученное с вход "Адрес" блока 8 памяти. выхода АЦП 3, сравнивается с предыКроме того, строб через второй дущим информационным словом и, в элемент ИЛИ 5 поступает на управ случае их неравенства, записываетляющий вход блока 18 памяти, в ре- ся в очередную ячейку блока памяти зультате чего содержимое первого с добавлением идентифицирующего разрегистра 4 через коммутатор 8 пос- ряда со значением "0". В случае ратупает на вход "Данные" блока 18 па- венства последовательно поступающих мяти и записывается в очередную ячей- Эр слов подсчитывается их количество ку памяти. При этом в коммутаторе 8 в счетчике равных значений с поск записываемому информационному сло- ;ледующей записью этого числа в очеву добавляется разряд идентификации редную ячейку блока памяти с добавравный "0". При совпадении содержи- лением идентифицирующего разряда со мого регистров 4 и 5 (с точностью значением "1". Идентифицирующие раздо заданного числа единиц младшего ряды позволяют при выводе информации разряда) коммутатор 8 коммутирует из блока 18 памяти восстановить рена вход "Данные" блока 18 памяти сло. альную эпюру исследуемого сигнала. во с выхода данных счетчика 9 рав- Устройство обеспечивает возмож" ных значений, добавляя разряд иденти- ность адаптации к скорости измене" фикации равный "1". При этом, если ния исследуемого сигнала и позволяет триггер 14 находится в единичном сос- регистрировать сигналю, характеризую" тоянии, то строб через первый элемент щиеся большим отновением их длитель- И 10 и третий элемент ИЛИ 16 пода- ности Т к длительности фронта йф и ется на выход счетчика 17 адреса 1 отдельных характерных выбросов. При. 4%увеличивая его содержимое на едини- этом обеспечивается практически полцу, а также на вход сброса триггера ное заполнение памяти регистратора, 14. Затем строб через второй элемент а предельная экономия этой памяти И 11 поступает на счетный вход счет- (или степень повыаения информациончика 9 равных знацений, увеличиваяной емкости регистраторов при фиксиего содержимое на единицу, и одновре" ,рованном объеме его памяти) достига 50менно через второй элемент И 11 и ет при исследовании сигналов с пара- второй элемент ИЛИ 15 - на управляю- метрами "- 10 - 1 О величиныЪ щий вход блока 18 памяти. В результа" , 2" раз, фЪте в очередную ячейку блока 18 памяти записывается содержимое счетчи- ффка 9 равных значений.Формула изобретенияЕсли триггер 14 к моменту прихода Цифровой регистратор формы имстроба находится в нулевом состоя- пульсных сигналов, содержащий уси7 9628 литель, вход которого соединен с шиной исследуемого сигнала, а выход " с первым входом аналого-цифрового преобразователя, второй вход которого подключен к выходу генератора з тактовых импульсов, а информационный выход - к информационному входу первого буферного регистра, выход которого связан с информационным входом второго буферного регистра и 10 первым входом блока сравнения кодовых слов, вторым входом соединенного с выходом второго буферйого реги" стра, элемент ИЛИ, счетчик равных значений, счетчик адреса записи и 15 блок памяти,. о т л и ч а ю щ и й с я тем, что, с целью повышения информа" ционной емкости при Фиксированном объеме памяти, он снабжен формирователем строба, тремя элементами И, 20 двумя элементами ИЛИ, триггером управления и коммутатором кодовых слов, выход которого соединен с входом "Данные" блока памяти, первый управляющий входс вторым выходом 2 блока сравнения кодовых слов и вторым входом третьего элемента И, вто.рой управляющий вход - с первым вь 1- ходом блока сравнения кодовых слов и вторыми входами первого и второго Эв элементов И, первый вход данных - с выходом первого буферного регистра, а второй вход данных - с выходом данных счетчика равных значений, вы 21 8",ход "Переполнение" которого подключенк первому входу первого элемента ИЛИ,вход сброса - к выходу третьего элемента И,и вторым входам всех элементов. ИЛИ, счетнцй вход - к первомувходу второго элемента ИЛИ и выходувторого элемента И, первый вход которого связан с первыми входами .первого и третьего элементов И и выходомформирователя строба, вход которогосоединен с выходом "Конец преобразования" аналого-цифрового преобразователя и управляющими входами "Запись"первого и второго буферных регистров,причем выход первого элемента ИЛИсвязан с входом "Пуск" триггера управления, выход которого соединен стретьим входом первого элемента И, авход "Сброс" - с выходом первогоэлемента И и первым входом третьегоэлемента ИЛИ, выход которого подклю"чен к входу счетчика адреса записи,причем выход второго элемента ИЛИсвязан с управляющим входом "Запись"блока памяти, вход "Адрес" которогосоединен с выходом счетчика адресазаписи,Источники информации,принятые во внимание при экспертизе1, Авторское свидетельство СССРУ 557392, кл, 6 Об К 15/18, 19752. Авторское свидетельство СССРпо заявке М 288903/21кл. 6 01 К 29/02 (прототип),