Устройство для вычисления коэффициентов цифрового фильтра

и 96103 ОПИСАНИЕИЗОБРЕТЕНИЯК АВТОРСКОМУ СВИДЕТЕЛЬСТВУ Союз СоветскинСоциапистическикРеспублик(51)М. Кл,Н 03 Н 17/04 оеударетванный комитет СССР ао делам нзооретеннй н открытнй(088. 8) Дата опубликования описания 25 .09, 82(54) УСТРОЙСТВО ДЛЯ ВЫЧИСЛЕНИЯ КОЭФФИЦИЕНТОВ ЦИФРОВОГО ФИЛЬТРА1Изобретение относится к вычислительной технике и может быть использовано для вычисления коэффициентовцифрового фильтра, основанного на использовании алгоритма быстрого преобразования Фурье, при цифровой обработке сигналов,Известно устройство, содержащееблок памяти коэффициентов фильтра иуправляемый квантующий генератор,в котором форма частотной характеристики изменяется переключением наборов коэффициентов фильтра, заранеезаписанных в блок памяти коэффициентов, а положение частотной характерис-,тики Фильтра на частотной оси задается изменением частоты управляемогоквантующего генератора 1),Недостаток этого фильтра " низкаяточность получения заданной частот оной характеристики из-за ограниченного количества наборов коэффициентов,записанных в блоке памяти коэффициентов фильтра. 2Наиболее близким к предложенному является цифровой фильтр радиолокационной системы со сжатием импульсов, содержащий блок памяти импульсной характеристики (излучаемого сигнала), блок преобразования Фурье, блок умно" женил и блок памяти коэффициентов. В этом устройстве коэффициенты вычис" ляются в самом Фильтре по заданной импульсной характеристике. Это увеличивает скорость изменения частотной характеристики фильтра 2 . Однако и в этом Фильтре коэффициенты вычисляются с помощью преобразования фурье, для вычисления которогонеобходимо выполнить болывое количество арифметических операций, а поэтому затратить большое время,Кроме того, чаще бывает задана неимпульсная характеристика фильтра,а его частотная характеристика,Цель изобретения - упрощение и повышение быстродействия устройства.103 6ным индексом элемент И 8 открыт, наего выход и на второй управляющийвход сумматора-вычитателя 2 проходятинвертированные ТИ, Поэтому на выход де сумматора-вычитателя 2 формируется разность 5(1-и) -5(ьп 1) .С окончанием каждого ТИ по его заднему Фронту сумма или разность5-и + 5 (+и) или 5(К-и) 5(пффф) О поступает на первый информационныйвход блока 3 умножения. В это же время на второй вход этого блока записы"вается число В(2 п) или Р(2 п 1) изблока 6. Эти числа перемножаются в 5 блоке 3 умножения и по следующему ТИпроизведение 5(1-п)ф 5(клф (2 п) или5 ( 1-л) +5(К+и) 1(2 п+1) поступаетна информационный вход накапливающего сумматора 4.зе В накапливающем сумматоре 4 суммируются (111) произведений а выходаумножителя, затем по одиночному сигналу с первого выхода дешифратора 7 значение вычисленного коэффициента или 5 961 фильтра. Первый триггер 12 и первый счетчик 13 устанавливают в нулевое состояние, Во второй триггер 14 записывается младший разряд номера вычисляемого коэффициента, во второй счетчик 15 - число К, представляющее собой старшие разряды номера вычисляемого коэффициента.После этого на счетный вход первого счетного триггера 12, являющийся 1 первым входом устройства, подается сигнал с выхода опорного генератора импульсов. На выходах триггера 12 формируются тактовые импульсы (ТИ) такие, что длительность импульса равна длительности .интервала между импульсами. По заднему фронту тактовых импульсов пересчитывают последовательно соединенные первый счетчик 13, .второй счетный триггер 14 и второй .счетчик 15.Число с выхода первого счетчика поступает на старшие разряды адресного входа блока 6. На младший разряд входа блока 6 поступает "1" или "0" с 2 з выхода второго триггера 14, Таким образом, на вход блока 6 поступает адрес 2 п при вычислении коэффициентов с четным индексом и 2 п+1 при вычислении коэффициентов с нечетным индексом. ЗвВ первой половине каждого такта работы устройства, т.е. в интервале между ТИ, комбинационный сумматорвычитатель 10 сигналом на управляющем входе включен в режим сложения, На его выходе при вычислении коэффициентов с четным и нечетным индексом формируются числа соответственно 2(к+и) и 2(Е+и+1). Во второй половине такта формируется число 2(к-п). На адресный вход первого блока 1 памяти при этом поступают числа 1+и, 1+и+1 и абсолютное значение разности Е-п, так как младший и знаковый разряды сумматора-вычитателя 10 к входу блока 1 памяти не подключены.Отсчеты 5 ц,+), 51 кп+) или 5(к и) заданной частотной характеристики фильтра с выхода первого блока 1 памяти поступают на информационный вход50 накапливающего сумматора-вычитателя 2, При вычислении коэффициентов с четными индексами элемент И 8 закрыт сигналом с выхода второго триггера 14, поэтому на второй управляющий вход сумматора 2 поступает нулевой сигнал, а на его выходе к окончанию каждого ТИ формируется сумма 5(к-и)-5(кфп+1). .При вычислении коэффициентов с нечетзаписывается во второй блок 5 памятипо адресу 2 К или 2 К+1, поступающемуна его адресный вход с выхода буферного регистра 11,Коэффициент пересчета первого счетчика 13 равен 1.,+1, поэтому после вычисления очередного коэффициента фильтра сигналом с выхода этого счетчикаувеличивается на единицу суммарноесодержимое триггера 14 и счетчика 12и начинается вычисление следующегокоэффициента фильтра. Суммированиенового коэффициента в накапливающемсумматоре 4 начинается по единичномусигналу с второго выхода дешифратора 7.Время вычисления коэффициентовФильтра определяется количеством выпол"няемых в устройстве операций умножения. В известных устройствах для вычисления коэффициентов по заданнойчастотной характеристике необходимовыполнить 3 Й 1 о 0 И 2 Й операций умножения, а в предложенном - (ф 1) М,что значительно меньше. Дополнительный выигрыш в быстродействии получается из-за того, что в предлагаемом7 9611 устройстве можно не вычислять коэффициенты, о которых известно, что они заведомо равны нулю. Таких коэффициентов в низкочастотных фильтрах бывает до 1/2 их общего. количества, а ю в полосовых фильтрах - еще боаьше, В целом, в зависимости от вида требуемой частотной характеристики Фильт-. ра, увеличение быстродействия составляет от десятков до тысяч раз, 1 О При этом одновременно упрощается конструкция устройства, так как отпадает необходимость в реализации БПФ.Формула изобретенияУстройство для вычисления коэффициентов цифрового фильтра, содержащее два блока памяти и блок умножения, 20 отличающееся тем, что, с целью упрощения устройства и повышения быстродействия, оно содержит первый и второй накапливающие сумматоры-вычитатели, блок постоянной 25 Памяти, дешифратор, элемент И, сумматор-вычитатель, буферный регистр, пер. вый и второй счетчик, первый и второй триггер, причем выход первого блока памяти соединен с входом йерво- зО го накапливающего сумматора-вычитателя, выход которого подключен к первому входу блока умножения, выход которого соединен с входом второго накапливающего сумматора-вычитателя, выход которого подключен к информационному входу второго блока памяти, выход которого является выходом устройства, первый выход первого триггера подключен к управляющему входу сумматоравычитателя, первому входу элемента И, первому управляющему входу блока умножения и второго накапливающего сумматора-вычитателя и к входу первого счетчика, выход которого соединен с 03первым информационным входом старшихрязрлдов сумматора-вычитателя, входоМстарших разрядов адреса блока постоянной памяти, входом дешифратора, управляющим входом буферного регистраи входом второго триггера, выход ко 1 торого подключен к первому и второмуинформационным входам младших разрядовсумматора-вычитателя, второму входу элемента И, входу младших разрядов адреса блока постоянной памяти, второмууправляющему входу блока умножения,входу младших разрядов буферного регистра и входу второго счетчика, выход которого соединен с вторым информационным входом старших разрядовсумматора-вычитателя и входом старших разрядов буферного регистра;выход которого подключен к адресному входу второго блока памяти, входзаписи которого подключен к первомувыходу дешифратора, второй выход которого соединен с вторым управляющимвходом второго накапливающего сумматора-вычитателя, выход блока постоянной памяти соединен с вторым входомблока умножения, выход элемента Исоединен с первым управляющим входомпервого накапливающего сумматора-вычитателя, второй управляющий входкоторого соединен со вторым выходомпервого триггера, вход которого является первым входом устройства, выходсумматора-вычитателя соединен с адресным входом второго блока памяти,информационный вход которого является вторым входом устройства.Источники информации,принятые во внимание.при экспертизе1, Рабинер Л Гоулд Б, Теория иприменение цифровой обработки сигналов. й., "Мир", 1978.2, Патент США М 3680105,кл, 0 06 Р 15/31, опублик. 1972Составитель А. БТехрей,Ж. КастелеТираж 959Государственного коделам иаобретенийосква Жд Раушс"Патент", г. Ужгор анович КорректорПодписноеитета СССРоткрытийя наб. д, 1/ ул. Проектная